期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
ADSP-TS101S与雷达数字中频接口的FPGA实现
1
作者
李学华
周伟
+1 位作者
刘易
李婧
《成都信息工程学院学报》
2006年第1期18-21,共4页
介绍了ADSP-TS101S与雷达数字中频接口电路原理及其FPGA实现。采用Cyclone芯片设计系统中FIFO缓存、低压差分(LVDS)转换、时钟倍频、控制译码、时序逻辑电路等电路,很好地解决了传统系统中稳定性差,在线升级难等问题,提高了系统的整体...
介绍了ADSP-TS101S与雷达数字中频接口电路原理及其FPGA实现。采用Cyclone芯片设计系统中FIFO缓存、低压差分(LVDS)转换、时钟倍频、控制译码、时序逻辑电路等电路,很好地解决了传统系统中稳定性差,在线升级难等问题,提高了系统的整体性能。
展开更多
关键词
ADSP-TS101S
雷达数字中频
FIFO
CYCLONE
下载PDF
职称材料
题名
ADSP-TS101S与雷达数字中频接口的FPGA实现
1
作者
李学华
周伟
刘易
李婧
机构
成都信息工程学院电子工程系
成都理工大学自动化工程学院
出处
《成都信息工程学院学报》
2006年第1期18-21,共4页
文摘
介绍了ADSP-TS101S与雷达数字中频接口电路原理及其FPGA实现。采用Cyclone芯片设计系统中FIFO缓存、低压差分(LVDS)转换、时钟倍频、控制译码、时序逻辑电路等电路,很好地解决了传统系统中稳定性差,在线升级难等问题,提高了系统的整体性能。
关键词
ADSP-TS101S
雷达数字中频
FIFO
CYCLONE
Keywords
ADSP-TS101S
radar
dif
FIFO
cyclone
分类号
TN957.511 [电子电信—信号与信息处理]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
ADSP-TS101S与雷达数字中频接口的FPGA实现
李学华
周伟
刘易
李婧
《成都信息工程学院学报》
2006
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部