期刊文献+
共找到21篇文章
< 1 2 >
每页显示 20 50 100
基于多FPGA的增强型SPI通信研究 被引量:4
1
作者 孙少华 屈盼让 +1 位作者 肖鹏 李庆楠 《电子测试》 2018年第4期83-84,61,共3页
在多FPGA系统中,为了实现FPGA之间命令与数据的实时交互,FPGA间的通信速率必须大于系统要求速率。尽管SPI通信以其高速,稳定的特性被广泛应用于各类电子产品中,但是传统的SPI通信无论是三线制还是四线制单向数据线均只有一根,无法满足... 在多FPGA系统中,为了实现FPGA之间命令与数据的实时交互,FPGA间的通信速率必须大于系统要求速率。尽管SPI通信以其高速,稳定的特性被广泛应用于各类电子产品中,但是传统的SPI通信无论是三线制还是四线制单向数据线均只有一根,无法满足数据传输量大,实时性要求高的场合。本文在传统SPI通信的基础上,提出了一种增强型SPI通信方案,通过增加串行数据传输线的根数,提高了SPI通信的速率,以满足多FPGA系统中数据实时交互的需求。 展开更多
关键词 fpga系统 SPI通信 fpga仿真
下载PDF
基于XCF32P的多FPGA配置方案 被引量:5
2
作者 张承畅 严单贵 +2 位作者 杨力生 齐怀龙 杨宏 《计算机工程》 CAS CSCD 北大核心 2010年第15期259-261,共3页
分析Xilinx Platform Flash PROM XCF32P的结构特点,提出基于XCF32P的多版本设计功能的多FPGA配置方案。采用从并配置模式,由XCF32P和1片CPLD XC9572来配置4片Virtex XCV200 FPGA。通过单一供应商解决方案,使系统的软、硬件设计得到简化... 分析Xilinx Platform Flash PROM XCF32P的结构特点,提出基于XCF32P的多版本设计功能的多FPGA配置方案。采用从并配置模式,由XCF32P和1片CPLD XC9572来配置4片Virtex XCV200 FPGA。通过单一供应商解决方案,使系统的软、硬件设计得到简化,获得较高的配置速率。 展开更多
关键词 设计版本 fpga 配置
下载PDF
基于以太网的多FPGA矩阵乘法并行计算系统设计(英文) 被引量:5
3
作者 田翔 周凡 +2 位作者 陈耀武 刘莉 陈耀 《仪器仪表学报》 EI CAS CSCD 北大核心 2007年第8期1373-1377,共5页
在过程控制、图像处理等应用领域中需要用到大量的矩阵乘法操作,并且矩阵乘法的计算性能是系统性能的关键因素。本文设计了一个基于以太网的双精度浮点矩阵乘法并行计算系统,并在Xilinx XUP Virtex-II Pro开发平台上进行了原型验证。系... 在过程控制、图像处理等应用领域中需要用到大量的矩阵乘法操作,并且矩阵乘法的计算性能是系统性能的关键因素。本文设计了一个基于以太网的双精度浮点矩阵乘法并行计算系统,并在Xilinx XUP Virtex-II Pro开发平台上进行了原型验证。系统中主机负责将计算任务分配及将计算数据发送给计算单元。当多个计算单元需要相同的数据进行计算时,主机采用广播方式将数据发送所有单元,有效降低了系统的通信开销。计算单元中采用的矩阵乘法器针对稀疏矩阵乘法进行了优化,能够避免零元素块参与计算而提高系统性能。通过理论分析和实验验证,该系统达到了较高的计算性能。 展开更多
关键词 矩阵乘法 fpga 以太网 并行计算 稀疏矩阵
下载PDF
一种多FPGA及多DSP的通用远程更新系统设计
4
作者 王子懿 王雪博 +2 位作者 黄格彤 崔文涛 童诗语 《制导与引信》 2024年第3期35-38,共4页
为解决传统JTAG方式更新FPGA或DSP程序距离受限且灵活性较差的问题,设计了一种以FPGA为主控芯片的多FPGA+多DSP的远程更新系统。通过接收上位机指令的方式判断待更新的目标芯片,并将应用程序下发给指定FPGA或DSP完成程序的更新。同时设... 为解决传统JTAG方式更新FPGA或DSP程序距离受限且灵活性较差的问题,设计了一种以FPGA为主控芯片的多FPGA+多DSP的远程更新系统。通过接收上位机指令的方式判断待更新的目标芯片,并将应用程序下发给指定FPGA或DSP完成程序的更新。同时设计了FPGA与DSP的重启方案,实现了远程更新程序与应用程序的跳转切换。测试结果表明,该远程更新系统可以实现对多FPGA+多DSP架构信号处理系统程序的远程更新。该系统实现简单、稳定可靠、可复用性强,能够降低工程应用的开发难度、缩短其开发周期。 展开更多
关键词 fpga 多DSP 远程更新
下载PDF
基于多FPGA的NoC多核处理器验证平台设计 被引量:3
5
作者 黄晓林 潘红兵 +5 位作者 易伟 杨虎 凌梦 黄辰 何书专 李丽 《计算机工程与设计》 CSCD 北大核心 2012年第1期180-185,共6页
为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6-550TFPGA的NoC多核处理器原型芯片设计/验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基... 为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6-550TFPGA的NoC多核处理器原型芯片设计/验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述。描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性。 展开更多
关键词 fpga片上网络(NOC) 多核处理器 高吞吐率 并行计算
下载PDF
基于多片FPGA的FHDS卫星测控信号捕获设计 被引量:1
6
作者 陈啸 李广侠 +1 位作者 李志强 朱文明 《电子技术应用》 北大核心 2016年第7期72-75,共4页
多片FPGA组成的星形系统可解决跳频和直接序列混合扩频(FHDS)卫星测控信号大时延差高动态条件下的快速捕获问题。捕获搜索时采用1"主"+N"副"形式的Multi-FPGA组分时进行多普勒搜索,主FPGA实现捕获控制和快速解跳解... 多片FPGA组成的星形系统可解决跳频和直接序列混合扩频(FHDS)卫星测控信号大时延差高动态条件下的快速捕获问题。捕获搜索时采用1"主"+N"副"形式的Multi-FPGA组分时进行多普勒搜索,主FPGA实现捕获控制和快速解跳解扩,其余N片FPGA实现码片以下时间差的精细搜索和相干累积。针对信号体制和捕获性能需求,所有芯片均采用Xilinx公司的基于RAM的XQR4VFX系列。本设计解决了单片宇航级FPGA资源受限条件下复杂捕获问题,具有FPGA配置文件数目少、成本低、功耗低的优点。 展开更多
关键词 FHDS混合扩频 多片fpga 测控 信号捕获
下载PDF
一种基于可重构多FPGA的任务调度与任务复制方法 被引量:1
7
作者 郭向金 尤志强 《计算机系统应用》 2011年第11期91-94,117,共5页
在可重构多现场可编程逻辑门阵列(FPGA)系统中,任务调度是一个极其重要的研究方向。参照同构与异构计算领域的调度算法,结合可重构多FPGA计算模型的自身特点,在现有的调度算法的基础上,将任务复制方法引入到可重构多FPGA系统计算领域,... 在可重构多现场可编程逻辑门阵列(FPGA)系统中,任务调度是一个极其重要的研究方向。参照同构与异构计算领域的调度算法,结合可重构多FPGA计算模型的自身特点,在现有的调度算法的基础上,将任务复制方法引入到可重构多FPGA系统计算领域,如果任务余图最长路经上的父子节点不在同一FPGA上,通过寻找FPGA上的复制空间,提出的算法将父节点尽可能复制在子节点所在的FPGA上,减小了任务之间的通信开销。实验结果表明,对于任务调度有向无环图,提出方法的调度长度优于或等于前人方法的性能下界,而且,FPGA利用率有所提高。 展开更多
关键词 重构 多现场可编程逻辑门阵列 有向无环图 任务复制 调度长度
下载PDF
基于多现场可编程门阵列异构平台的流水线技术优化方法 被引量:1
8
作者 胡延步 邵翠萍 李慧云 《集成技术》 2020年第5期81-92,共12页
该研究提出了一种基于多现场可编程门阵列异构平台的流水线技术优化方法。首先,基于二分法思想对任务进行划分,使任务量尽可能均衡地部署在不同现场可编程门阵列单元中,从而提高板级流水线均衡度;其次,针对板间传输延迟进行了流水线结... 该研究提出了一种基于多现场可编程门阵列异构平台的流水线技术优化方法。首先,基于二分法思想对任务进行划分,使任务量尽可能均衡地部署在不同现场可编程门阵列单元中,从而提高板级流水线均衡度;其次,针对板间传输延迟进行了流水线结构的优化,在板间延迟较大时,将板间延迟作为流水线的一级可以提高平台吞吐率;最后,并行优化计算单元内部模块,并通过数据关系重排、循环展开、循环流水线等手段充分利用现场可编程门阵列计算资源,提高吞吐率和能效比。采用AlexNet网络为例进行的验证结果显示,与优化之前的流水线结构相比,改进后的流水线结构吞吐率提高了215.6%,能效比提高了105.5%,单次任务运行时间减少了36.6%。 展开更多
关键词 流水线 多现场可编程门阵列 异构平台 优化
下载PDF
NCS算法的并行化设计实现
9
作者 黄炎 潘红兵 +4 位作者 何书专 李丽 李伟 沙金 郑艳丽 《计算机工程与设计》 CSCD 北大核心 2013年第11期3867-3872,共6页
NCS雷达成像算法涉及到大规模的数据运算,为了满足雷达成像的实时性要求,将8K*4K矩阵数据进行任务划分,对算法流程进行并行化设计,映射到异构多核硬件系统并行计算,并在该原型演示系统上位机成图。通过对测试结果进行数据分析,得到基于... NCS雷达成像算法涉及到大规模的数据运算,为了满足雷达成像的实时性要求,将8K*4K矩阵数据进行任务划分,对算法流程进行并行化设计,映射到异构多核硬件系统并行计算,并在该原型演示系统上位机成图。通过对测试结果进行数据分析,得到基于原型多FPGA系统实现的NCS雷达成像算法具有实时性、高数据精度、高并行效率以及良好的硬件可扩展性等优点。在此基础上,初步设计了针对64K*32K大矩阵NCS算法实时成像系统的可行性方案。 展开更多
关键词 NCS算法 并行化 多核fpga片上网络(NoC) 任务划分
下载PDF
基于复合控制的改进型级联STATCOM控制策略 被引量:13
10
作者 赵学华 史丽萍 陈丽兵 《电力系统保护与控制》 EI CSCD 北大核心 2015年第17期98-106,共9页
作为当前广泛应用的无功补偿装置,静止同步补偿器(STATCOM)在进行无功补偿的同时,还可以实现对谐波及不对称分量的补偿功能。STATCOM进行多目标补偿时,比例积分(Proportion-Integral,PI)控制难以实现对谐波及不对称分量的无静差控制。为... 作为当前广泛应用的无功补偿装置,静止同步补偿器(STATCOM)在进行无功补偿的同时,还可以实现对谐波及不对称分量的补偿功能。STATCOM进行多目标补偿时,比例积分(Proportion-Integral,PI)控制难以实现对谐波及不对称分量的无静差控制。为此,提出将一种改进型重复控制技术引入谐波及不对称分量的跟踪控制中,建立了基于重复控制和PI控制的复合控制器的模型,该控制器既可实现对直流信号的快速跟踪控制,又能显著加快对交流信号的响应速度。针对特征谐波的选择性补偿,采用dq坐标变换及递归傅立叶变换(DFT)相结合的电流检测方法。最后,基于多FPGA控制架构搭建了基于H桥的级联STATCOM仿真与实验平台,并通过仿真及实验来验证控制策略的合理性。 展开更多
关键词 静止同步补偿器 谐波及不对称分量补偿 重复控制 电流检测 fpga架构
下载PDF
结合用户约束文件的高效多FPGA系统分割方法 被引量:3
11
作者 张倩莉 于芳 +4 位作者 刘忠立 李艳 陈亮 李明 郭旭峰 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2012年第7期144-148,共5页
针对单个现场可编程门阵列(Field Programmable Gate Array,FPGA)可配置逻辑模块(ConfigurableLogic Block,CLB)和输入/输出(I/O)数目受限难以满足大规模复杂电路系统设计需要的问题,提出了一种结合用户约束文件(User Constraint File,U... 针对单个现场可编程门阵列(Field Programmable Gate Array,FPGA)可配置逻辑模块(ConfigurableLogic Block,CLB)和输入/输出(I/O)数目受限难以满足大规模复杂电路系统设计需要的问题,提出了一种结合用户约束文件(User Constraint File,UCF)和单个FPGA的EDA(Electronic Design Automation)设计流程,通过部分人为干涉,对多FPGA(multi-FPGA)系统进行分割的方法.应用这种分割方法,可以提高multi-FPGA系统的划分效率,简化设计的复杂度.结果表明:基于这种分割方法的分割工具,结合multi-FPGA系统的硬件结构,可实现一个最多为9芯片multi-FPGA系统的设计和配置. 展开更多
关键词 现场可编程门阵列 电子设计自动化 用户约束文件 fpga系统 分割
下载PDF
HyperLynx在多FPGA系统设计中的应用 被引量:1
12
作者 归敏丹 吴锡生 《自动化技术与应用》 2008年第7期102-104,92,共4页
随着技术的进步,SoC(System-on-Chip)已经成为一种发展趋势,这对在FPGA上进行功能验证提出了更高的要求。而FPGA容量的增长速度远落后于ASIC芯片规模的增长速度,因此构建多FPGA系统成为唯一可行的解决方案。信号完整性使多FPGA设计面临... 随着技术的进步,SoC(System-on-Chip)已经成为一种发展趋势,这对在FPGA上进行功能验证提出了更高的要求。而FPGA容量的增长速度远落后于ASIC芯片规模的增长速度,因此构建多FPGA系统成为唯一可行的解决方案。信号完整性使多FPGA设计面临严峻挑战,通过HyperLynx仿真可以发现设计中的问题,对设计进行指导,保证了设计的成功,并有助于提高系统的性能。 展开更多
关键词 fpga验证 fpga系统 信号完整性 HyperLynx仿真
下载PDF
基于Parallel NOR Flash的多FPGA配置方案 被引量:2
13
作者 廖海黔 刘兴 《数字技术与应用》 2017年第8期66-67,共2页
分析Xilinx Kintex7系列FPGA配置的特点以及系统设计要求,提出基于Parallel NOR Flash的多片FPGA配置方案。该方案采用Parallel Daisy Chain的配置模式,由Parallel NOR Flash芯片来配置四片Kintex7 FPGA。本方案具有多版本FPGA程序配置... 分析Xilinx Kintex7系列FPGA配置的特点以及系统设计要求,提出基于Parallel NOR Flash的多片FPGA配置方案。该方案采用Parallel Daisy Chain的配置模式,由Parallel NOR Flash芯片来配置四片Kintex7 FPGA。本方案具有多版本FPGA程序配置功能和比特流加密功能,同时使系统的软、硬件设计得到极大简化,并获得较高的配置速度。 展开更多
关键词 fpga配置 PARALLEL NOR FLASH fpga
下载PDF
二维粒子模拟的多时标法 被引量:7
14
作者 曹莉华 刘大庆 +2 位作者 常文蔚 岳宗五 赵伊君 《国防科技大学学报》 EI CAS CSCD 北大核心 1996年第3期133-137,共5页
将多时标法应用于二维激光等离子体全电磁相对论粒子模拟程序中,对共振吸收及相关的物理现象进行了模拟计算,既正确地描述了等离子体的动力学行为,又大大节省了计算时间。
关键词 二维粒子模拟 多时标法 等离子体 粒子模拟
下载PDF
在多核FPGA上实现Office文档口令破解的方法 被引量:3
15
作者 李丽平 周清雷 李斌 《小型微型计算机系统》 CSCD 北大核心 2019年第5期929-934,共6页
随着计算机技术的发展,微软的Office系列软件已经成为主流的文本编辑软件.找到一种高效的恢复被加密文档的口令的方案具有重要的意义.传统的基于CPU和GPU的破解方法破解速度慢,大大限制了破解的应用.为了提高口令的破解速度,本文提出了... 随着计算机技术的发展,微软的Office系列软件已经成为主流的文本编辑软件.找到一种高效的恢复被加密文档的口令的方案具有重要的意义.传统的基于CPU和GPU的破解方法破解速度慢,大大限制了破解的应用.为了提高口令的破解速度,本文提出了基于多核FPGA的设计思想.详细分析了解密Office文档涉及的核心算法SHA1和AES.在全流水线结构下,按照多核并行的设计思想,设计了基于多核FPGA的Office口令破解程序,实现Office口令的高速破解.实验结果表明:在单片四核FPGA上破解Office口令,其破解速度达138600H/s,是普通口令破解软件的62倍,是基于GPU的Hashcat口令破解软件的5倍.基于数据流的设计思想使得流水线上的所有数据块处于高效工作状态,同时多个数据流并行工作.大大提高了破解速度,实现了对Office文档加密密码的快速破解. 展开更多
关键词 多核fpga Office加密文档 SHA-1 AES 信息安全
下载PDF
基于DSP和binLBT的卫星遥感图像数据压缩系统设计 被引量:2
16
作者 王继东 罗武胜 《计算机测量与控制》 CSCD 2007年第8期1090-1092,共3页
卫星数据压缩要求实时压缩、低比特率和良好的图像质量,系统压缩算法选择基于定点叠式变换的低复杂度图像压缩方法,给出了定点叠式变换的实现流程和一种改进的零数编码的思路;在综合考虑成本、功耗、数据接口和处理能力的基础上,提出了... 卫星数据压缩要求实时压缩、低比特率和良好的图像质量,系统压缩算法选择基于定点叠式变换的低复杂度图像压缩方法,给出了定点叠式变换的实现流程和一种改进的零数编码的思路;在综合考虑成本、功耗、数据接口和处理能力的基础上,提出了多DSP+FPGA的硬件方案,主要由DSP完成压缩运算,型号选取TMS320C6416,对压缩算法的DSP实现中的一些关键问题,如数据溢出、代码优化、并行计算等技术进行了研究。以一组遥感灰度图像为样本,分4:1和8:1两种压缩比对数据压缩模块进行了测试;在CCD相机时钟频率为50MHz、帧频为1.3K、每帧4096字节的输出条件下,每个DSP可以处理两路图像数据,压缩图像质量良好。 展开更多
关键词 数据压缩 定点叠式变换 多DSP+fpga 并行计算
下载PDF
DPSD算法的FPGA高效实现 被引量:2
17
作者 陈洋 聂在平 《测井技术》 CAS CSCD 北大核心 2013年第4期421-425,共5页
为有效降低实际应用中多通道低频正余弦信号以及高频正余弦信号的DPSD检测算法对DSP处理能力的过高要求,分析了数字信号处理硬件一般架构,提出基于现场可编程门阵列(FPGA)的DPSD算法实现的2种有效架构。针对多通道检测,该架构能够显著... 为有效降低实际应用中多通道低频正余弦信号以及高频正余弦信号的DPSD检测算法对DSP处理能力的过高要求,分析了数字信号处理硬件一般架构,提出基于现场可编程门阵列(FPGA)的DPSD算法实现的2种有效架构。针对多通道检测,该架构能够显著降低硬件资源消耗;针对高频检测,架构最大可实现采样率为系统时钟。该结构在FPGA A3P400实现最大70Mbit/s的采样率,能够极大地降低DSP在高采样率时DPSD的计算负担。讨论了设计思路与方法以及新设计在FPGA中的实现,给出详细的硬件结构、有限状态机(FSM)图、FPGA硬件资源消耗以及仿真测试结果。这2种基于FPGA的DPSD架构具有灵活的可配置性,在保证计算精度的同时,可满足不同的通道数量以及速率检测需求。 展开更多
关键词 测井仪器 数字相敏检波 多通道DPSDfpga架构 高速DPSDfpga架构 采样率
下载PDF
基于FPGA的高速多模式PN码并行产生算法研究 被引量:2
18
作者 李坤龙 马小兵 张华春 《科学技术与工程》 2011年第13期2962-2966,共5页
介绍了一种高速并行多模式伪随机码(Pseudo-random Number,PN)的实现方法,可以有效提高伪随机序列运算速率。与传统的串行伪随机序列发生器结构比,并行伪随机序列运算速度可以提高L倍,其中L为并行路数。首先从理论上分析了基于伪随机序... 介绍了一种高速并行多模式伪随机码(Pseudo-random Number,PN)的实现方法,可以有效提高伪随机序列运算速率。与传统的串行伪随机序列发生器结构比,并行伪随机序列运算速度可以提高L倍,其中L为并行路数。首先从理论上分析了基于伪随机序列的并行多模式实现原理。然后以四路并行为例,对伪随机序列运算做了仿真验证。最后在X ilinx的V ir-tex4系列芯片上实现了并行多模式伪随机序列。现场编程门阵列(F ield Programm ab le Gate Array,FPGA)编译以及测试结果表明,该序列发生器仅占用少量的资源。设计方案已经在卫星通信系统中得到应用。 展开更多
关键词 伪随机序列 高速 并行 多模式 fpga
下载PDF
基于FPGA的软件无线电宽带多通道数字接收技术 被引量:2
19
作者 黄欣 张平 +2 位作者 童智勇 黄杰文 朱磊 《科学技术与工程》 2009年第12期3292-3296,共5页
针对宽带信号数字接收要求采样速度快、消耗资源多、难以实时处理的问题,利用频域多通道接收、中频数字化采样技术,论证了可应用于太阳射电日像仪的接收系统实现方案。引入一种高效的多相抽取滤波数字下变频方法,给出了基于FPGA的并行... 针对宽带信号数字接收要求采样速度快、消耗资源多、难以实时处理的问题,利用频域多通道接收、中频数字化采样技术,论证了可应用于太阳射电日像仪的接收系统实现方案。引入一种高效的多相抽取滤波数字下变频方法,给出了基于FPGA的并行多路信号接收处理实现方案,仿真实验表明该中频数字接收模块设计方案具有好的可实现性。 展开更多
关键词 太阳射电日像仪 高效数字下变频 正交解调 频域多通道 fpga
下载PDF
基于VME的多处理器高速实时数据传输系统设计 被引量:1
20
作者 孙业业 周云飞 +1 位作者 穆海华 刘君 《电工技术》 2006年第1期38-40,共3页
基于VME总线的并行性、可扩展性以及实时性等特性,构建了一种基于VME的多处理器间的高速数据传输系统,提出了非复用同步广播式总线的概念以及基于此总线的数据交换机制,以满足微加工领域的超精密运动控制中强实时和精密同步传输的要求。
关键词 高速数据 VME 多处理器 DSP fpga
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部