期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
超高速二相RF脉冲调制器设计
1
作者
赵瑞华
金森
王占利
《半导体技术》
CAS
CSCD
北大核心
2007年第8期707-709,共3页
在相位编码脉冲压缩雷达中产生超高速的RF调制脉冲是一项关键技术。通常采用PIN开关或GaAs开关来实现,但这种调制器由于受自身机理的影响,开关速度一般很难做到纳秒量级。介绍一种产生二相RF调制脉冲的新颖方法,采用高速采样保持放大器...
在相位编码脉冲压缩雷达中产生超高速的RF调制脉冲是一项关键技术。通常采用PIN开关或GaAs开关来实现,但这种调制器由于受自身机理的影响,开关速度一般很难做到纳秒量级。介绍一种产生二相RF调制脉冲的新颖方法,采用高速采样保持放大器与射频开关相结合,产生纳秒量级RF脉冲。该调制器产生的射频脉冲具有脉宽更窄、上升下降时间更短等优点。实际试验结果表明,其脉冲宽度可达8 ns以下,上升、下降沿500 ps以下,可应用于多种高性能电子系统。
展开更多
关键词
RF脉冲调制器
PIN开关
GaAs开关
高速采样保持放大器
下载PDF
职称材料
一种280 mW,78 dB SNR,88 dB SFDR流水线ADC设计
2
作者
于健海
尹亮
《固体电子学研究与进展》
CAS
北大核心
2019年第3期220-225,234,共7页
为满足接收机系统的应用需求,采用标准0.18μm CMOS工艺设计实现了一款16bit高精度高速pipelined ADC,电源电压1.8V,采样频率120MHz。为了降低SHA-less结构带来的非线性问题,引入高线性输入缓冲器。测试结果表明,在不明显增加芯片功耗...
为满足接收机系统的应用需求,采用标准0.18μm CMOS工艺设计实现了一款16bit高精度高速pipelined ADC,电源电压1.8V,采样频率120MHz。为了降低SHA-less结构带来的非线性问题,引入高线性输入缓冲器。测试结果表明,在不明显增加芯片功耗的同时能够实现较高的性能,有效位数达到13bit。输入信号57MHz,幅度-1dBFS时,SNR、SNDR、SFDR分别达到78dBFS、78dBFS、88dB;输入信号313MHz、幅度-1dBFS时,SNR、SNDR、SFDR分别达到70dBFS、70dBFS、78dB。
展开更多
关键词
高精度高速
流水线模数转换器
无采样保持放大器
非线性
下载PDF
职称材料
题名
超高速二相RF脉冲调制器设计
1
作者
赵瑞华
金森
王占利
机构
中国电子科技集团公司第十三研究所
出处
《半导体技术》
CAS
CSCD
北大核心
2007年第8期707-709,共3页
文摘
在相位编码脉冲压缩雷达中产生超高速的RF调制脉冲是一项关键技术。通常采用PIN开关或GaAs开关来实现,但这种调制器由于受自身机理的影响,开关速度一般很难做到纳秒量级。介绍一种产生二相RF调制脉冲的新颖方法,采用高速采样保持放大器与射频开关相结合,产生纳秒量级RF脉冲。该调制器产生的射频脉冲具有脉宽更窄、上升下降时间更短等优点。实际试验结果表明,其脉冲宽度可达8 ns以下,上升、下降沿500 ps以下,可应用于多种高性能电子系统。
关键词
RF脉冲调制器
PIN开关
GaAs开关
高速采样保持放大器
Keywords
RF
impulse
modulator
PIN
switch
GaAs
switch
high
speed
sample
-and-
hold
amplifier
分类号
TN787 [电子电信—电路与系统]
下载PDF
职称材料
题名
一种280 mW,78 dB SNR,88 dB SFDR流水线ADC设计
2
作者
于健海
尹亮
机构
梧州学院电子与信息工程学院
哈尔滨工业大学MEMS中心
出处
《固体电子学研究与进展》
CAS
北大核心
2019年第3期220-225,234,共7页
基金
国家自然科学基金资助项目(61562074)
广西高校科学技术研究项目(KY2015ZD123)
广西创新驱动发展专项(科技重大专项)项目(桂科AA181180361)
文摘
为满足接收机系统的应用需求,采用标准0.18μm CMOS工艺设计实现了一款16bit高精度高速pipelined ADC,电源电压1.8V,采样频率120MHz。为了降低SHA-less结构带来的非线性问题,引入高线性输入缓冲器。测试结果表明,在不明显增加芯片功耗的同时能够实现较高的性能,有效位数达到13bit。输入信号57MHz,幅度-1dBFS时,SNR、SNDR、SFDR分别达到78dBFS、78dBFS、88dB;输入信号313MHz、幅度-1dBFS时,SNR、SNDR、SFDR分别达到70dBFS、70dBFS、78dB。
关键词
高精度高速
流水线模数转换器
无采样保持放大器
非线性
Keywords
high
-precision
high
-
speed
pipelined
analog-to-digital
converter(ADC)
sample
and
hold
amplifier
less(SHA-less)
nonlinearity
分类号
TN4 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
超高速二相RF脉冲调制器设计
赵瑞华
金森
王占利
《半导体技术》
CAS
CSCD
北大核心
2007
0
下载PDF
职称材料
2
一种280 mW,78 dB SNR,88 dB SFDR流水线ADC设计
于健海
尹亮
《固体电子学研究与进展》
CAS
北大核心
2019
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
