期刊文献+
共找到28篇文章
< 1 2 >
每页显示 20 50 100
一种高性能运算放大器的设计 被引量:19
1
作者 柳逊 闫娜 +1 位作者 吴晓铁 程君侠 《微电子学与计算机》 CSCD 北大核心 2005年第6期28-30,33,共4页
应用0.35μm工艺,在10mw功耗下设计了一个放大倍数为124db、单位增益带宽为233MHz(负载为2pF)的全差分运算放大器,可以同时满足一定的高速、高精度指标。其中,高的直流电压增益通过两级的cascode结构提高运放的输出电阻得到,同时,采用... 应用0.35μm工艺,在10mw功耗下设计了一个放大倍数为124db、单位增益带宽为233MHz(负载为2pF)的全差分运算放大器,可以同时满足一定的高速、高精度指标。其中,高的直流电压增益通过两级的cascode结构提高运放的输出电阻得到,同时,采用两个全差分运算放大器替代传统的四个单端运算放大器作为增益自举结构,而增益自举运放的共模反馈利用单MOS管来实现。仿真表明,这种新型结构的全差分运算放大器在面积、功耗以及建立时间上都优于传统的运算放大器。 展开更多
关键词 运算放大器 增益自举 反馈 CASCADE
下载PDF
一种采用增益增强方法的CMOS全差分运算放大器 被引量:11
2
作者 陈朝阳 胡小波 付生猛 《微电子学》 CAS CSCD 北大核心 2005年第1期81-84,共4页
设计了一种全差分、增益增强CMOS运算放大器。该放大器由三个折叠式共源共栅运算 放大器组成,可用于12位40 MHz采样频率的流水线A/D转换器。详细分析了折叠式共源共栅运 算放大器中由增加增益增强电路产生的零极点对。该放大器在0.35μ... 设计了一种全差分、增益增强CMOS运算放大器。该放大器由三个折叠式共源共栅运算 放大器组成,可用于12位40 MHz采样频率的流水线A/D转换器。详细分析了折叠式共源共栅运 算放大器中由增加增益增强电路产生的零极点对。该放大器在0.35μm CMOS工艺中开环增益为 112 dB,单位增益带宽为494 MHz。 展开更多
关键词 CMOS 运算放大器 折叠式共源共栅 增益增强 零极点对 共模反馈
下载PDF
Design and Analysis of a Gain-Enhanced,Fully Differential Telescopic Operational Transconductance Amplifier 被引量:3
3
作者 姚志健 马成炎 +1 位作者 叶甜春 莫太山 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第2期269-274,共6页
This paper describes the design and analysis of a fully differential,gain-enhanced CMOS telescopic operational transconductance amplifier (OTA) used in a pipeline analog-to-digital converter (ADC). Specifications ... This paper describes the design and analysis of a fully differential,gain-enhanced CMOS telescopic operational transconductance amplifier (OTA) used in a pipeline analog-to-digital converter (ADC). Specifications of the OTA are derived from the requirements of ADC. Simulation shows that for a lpF load capacitance, this OTA achieves a high DC gain (approximately 145dB) and a wide unity-gain bandwidth (above 750MHz) at a phase margin 58°. In a configuration where the closed loop-gain is 4,the design spends about 18ns for settling with 0.05% accuracy. Simulations of this design are performed in SMIC CMOS 0.18μm technology. 展开更多
关键词 OTA gain-boost CMFB
下载PDF
14位20MS/sCMOS流水线A/D转换器 被引量:2
4
作者 孙超 李冬梅 +1 位作者 刘力源 李福乐 《微电子学》 CAS CSCD 北大核心 2008年第3期320-325,329,共7页
介绍了一种14位20MS/sCMOS流水线结构A/D转换器的设计。采用以内建晶体管失配设置阈值电压的差分动态比较器,省去了1.5位流水线结构所需的±0.25VR两个参考电平;采用折叠增益自举运算放大器,获得了98dB的增益和900MHz的单位增益带宽... 介绍了一种14位20MS/sCMOS流水线结构A/D转换器的设计。采用以内建晶体管失配设置阈值电压的差分动态比较器,省去了1.5位流水线结构所需的±0.25VR两个参考电平;采用折叠增益自举运算放大器,获得了98dB的增益和900MHz的单位增益带宽,基本消除了运放有限增益误差的影响;采用冗余编码和数字校正技术,降低了对比较器失调的敏感性,避免了余差电压超限引起的误差。电路采用0.18μmCMOS工艺,3.3V电源电压。仿真中,对频率1MHz、峰值1V的正弦输入信号的转换结果为:SNDR85.6dB,ENOB13.92位,SFDR96.3dB。 展开更多
关键词 A/D转换器 流水线结构 动态比较器 增益自举 数字校正
下载PDF
增益增强型CMOS运算放大器的自动优化算法 被引量:2
5
作者 郑维山 邓青 +2 位作者 张萌 龙善丽 吴建辉 《固体电子学研究与进展》 CAS CSCD 北大核心 2006年第2期225-229,共5页
在增益增强型运算放大器优化中采用了自动设计方法,此方法在电路性能方程式和自适应遗传优化算法基础上对电路性能指标进行优化。该放大器在0.18μm CM O S工艺条件下中开环增益为92.1 dB,单位增益带宽积为1.78 GH z,相位裕度为55.1... 在增益增强型运算放大器优化中采用了自动设计方法,此方法在电路性能方程式和自适应遗传优化算法基础上对电路性能指标进行优化。该放大器在0.18μm CM O S工艺条件下中开环增益为92.1 dB,单位增益带宽积为1.78 GH z,相位裕度为55.1°和0.2%建立时间为1.27 ns,同时说明此优化设计方法的有效性。 展开更多
关键词 增益增强 自动优化 运算放大器 性能方程式 自适应遗传算法
下载PDF
一种高速低压用增益增强型运算跨导放大器设计
6
作者 吴春标 张萌 +1 位作者 吴建辉 杜振场 《电子技术(上海)》 2009年第6期45-47,共3页
设计了一种全差分增益增强CMOS运算跨导放大器,用于12位100 MHz采样频率的流水线A/D转换器。详细分析了辅助运放产生的零极点对,优化了建立时间。电路采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计, 1.8 V电压供电。仿真结果表明,运... 设计了一种全差分增益增强CMOS运算跨导放大器,用于12位100 MHz采样频率的流水线A/D转换器。详细分析了辅助运放产生的零极点对,优化了建立时间。电路采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计, 1.8 V电压供电。仿真结果表明,运算放大器的开环增益为102 dB,在3pF负载电容下单位增益带宽为1.27G,精度为0.01%时的建立时间为4.3 ns。 展开更多
关键词 运算跨导放大器 增益增强 零极点对 CMOS
原文传递
一种低功耗的增益自举型C类反相器及其应用 被引量:1
7
作者 曹天霖 罗豪 +1 位作者 梁国 韩雁 《固体电子学研究与进展》 CAS CSCD 北大核心 2012年第4期392-397,共6页
提出了一种创新的增益自举型C类反相器。这种C类反相器的两输入管大部分时间工作在亚阈值区,使其能够代替传统的运算放大器来实现低功耗。采用增益自举技术显著提高了C类反相器的直流增益,采用片上体偏置技术减小了制造工艺和电源电压对... 提出了一种创新的增益自举型C类反相器。这种C类反相器的两输入管大部分时间工作在亚阈值区,使其能够代替传统的运算放大器来实现低功耗。采用增益自举技术显著提高了C类反相器的直流增益,采用片上体偏置技术减小了制造工艺和电源电压对C类反相器的不利影响。同时在SMIC0.13μm CMOS工艺下实现了基于这种C类反相器的开关电容积分器和音频ΣΔ调制器芯片。 展开更多
关键词 C类反相器 增益自举 片上体偏置 积分器 ΣΔ调制器
下载PDF
一款适于音频ADC的共源共栅放大器设计
8
作者 李向文 顾晓峰 +1 位作者 臧佳锋 徐振 《微计算机信息》 北大核心 2008年第35期277-279,共3页
设计了一款适合于16位Sigma-delta调制器的增益增强型共源共栅运算放大器。该运算放大器主要采用套桶式共源共栅结构,带有一个开关电容共模反馈电路,并采用增益提高技术提高放大器的增益。运算放大器采用和舰0.35um mixed-signal CMOS... 设计了一款适合于16位Sigma-delta调制器的增益增强型共源共栅运算放大器。该运算放大器主要采用套桶式共源共栅结构,带有一个开关电容共模反馈电路,并采用增益提高技术提高放大器的增益。运算放大器采用和舰0.35um mixed-signal CMOS工艺设计,直流增益可达到97.7dB;负载电容为4pF时,单位增益频率为203MHz,满足了对模数转换器高速度和高精度的要求。 展开更多
关键词 共源共栅放大器 共模负反馈 增益提高 SIGMA-DELTA ADC
下载PDF
10位100MHz CMOS流水线A/D转换器
9
作者 徐文杰 王新安 刘源 《微电子学》 CAS CSCD 北大核心 2010年第5期662-666,共5页
介绍了一种10位100MS/s流水线A/D转换器的设计方法,采用增益提升技术,实现了增益为100dB和单位增益带宽为1.2 GHz的高性能跨导运算放大器。改进了系统的延时单元,能够准确地锁存输出信号,减少噪声的影响。仿真结果表明,整个系统的有效... 介绍了一种10位100MS/s流水线A/D转换器的设计方法,采用增益提升技术,实现了增益为100dB和单位增益带宽为1.2 GHz的高性能跨导运算放大器。改进了系统的延时单元,能够准确地锁存输出信号,减少噪声的影响。仿真结果表明,整个系统的有效位数提高了0.5位。整个系统基于TSMC 0.18μm CMOS工艺进行仿真,结果表明,整个电路的各个工艺角在温度为-20℃~85℃下均能满足100 MHz采样率流水线A/D转换器的要求。 展开更多
关键词 A/D转换器 采样保持电路 折叠共源共栅跨导运算放大器 增益提升
下载PDF
一种基于反相器设计的低功耗音频ΣΔ模数转换器
10
作者 罗豪 韩雁 +2 位作者 韩晓霞 刘晓鹏 曹天霖 《新型工业化》 2013年第1期29-37,共9页
本文设计了一种基于创新型增益自举C类反相器的低功耗、高分辨率音频ΣΔ模数转换器(ADC)。这种增益自举型C类反相器用作放大器,因为工作于亚阈值区,所以可以实现极低的功耗。该ADC采用中芯国际65纳米CMOS工艺制造,核心面积为0.63平方... 本文设计了一种基于创新型增益自举C类反相器的低功耗、高分辨率音频ΣΔ模数转换器(ADC)。这种增益自举型C类反相器用作放大器,因为工作于亚阈值区,所以可以实现极低的功耗。该ADC采用中芯国际65纳米CMOS工艺制造,核心面积为0.63平方毫米。经测试,工作电压为1.2V时本ADC芯片在22 KHz音频带宽内,信噪失真比(SNDR)可达92d B,动态范围(DR)97d B,芯片功耗为1.13毫瓦。以上测试结果表明该款ADC非常适合应用于便携式电子设备。 展开更多
关键词 ΣΔ模数转换器 C类反相器 低功耗 高分辨率 增益自举
下载PDF
一种改进的增益增强共源共栅放大器的设计 被引量:4
11
作者 马磊 原义栋 张海峰 《现代电子技术》 2011年第10期145-148,共4页
设计了一种适用于流水线A/D转换器的全差分跨导放大器,通过采用单端放大器的增益增强方法,使运算放大器即具有较高的直流增益,又有较小的面积及较好的版图匹配性。通过对普通开关定容共模负反馈电路的改进,改善了建立时间减小了放大器... 设计了一种适用于流水线A/D转换器的全差分跨导放大器,通过采用单端放大器的增益增强方法,使运算放大器即具有较高的直流增益,又有较小的面积及较好的版图匹配性。通过对普通开关定容共模负反馈电路的改进,改善了建立时间减小了放大器输出共模的抖动。电路采用SMIC 0.18μm CMOS工艺,并在Cadence下对电路及版图进行了仿真,结果表明:小信号低频电压增益119.3 dB;单位增益带宽378.1 MHz;相位裕度60°。 展开更多
关键词 流水线ADC 增益增强 跨导放大器 开关电容共模负反馈 版图
下载PDF
10 bit 80 Msample/s流水线ADC的电路级设计 被引量:2
12
作者 郑晓燕 仇玉林 《电子器件》 CAS 2007年第5期1819-1821,1825,共4页
实现了0.18μmCMOS模拟工艺、1.8V电源电压下10位分辨率、80MHz采样率的流水线ADC的电路级设计,采用栅压自举的采样开关和增益提升运放保证ADC的精度;采用复位结构的SHC和MDAC消除运放失调电压的影响;采用动态比较器并优化每级电容以降... 实现了0.18μmCMOS模拟工艺、1.8V电源电压下10位分辨率、80MHz采样率的流水线ADC的电路级设计,采用栅压自举的采样开关和增益提升运放保证ADC的精度;采用复位结构的SHC和MDAC消除运放失调电压的影响;采用动态比较器并优化每级电容以降低功耗.当输入信号幅度为1Vpp时,ADC在整个量化范围内无失码,当输入信号频率为39MHz时,可获得71.6dB的无失真动态范围和60.56dB的信噪失真比. 展开更多
关键词 模数转换器 流水线 栅压自举开关 增益提升运放
下载PDF
带耦合电感的高升压比Boost变换器的分析 被引量:2
13
作者 段维娟 朱忠尼 《电源世界》 2007年第7期8-12,共5页
针对连续工作状态(CCM)的Boost变换器的升压比M=(V_o/V_(in))<5这一缺点,本文提出了一种带耦合电抗器的高升压比Boost变换器。该变换器最大升压比可达到M=4/(1—D_(max))。这个结果将扩大非隔离式Boost变换器的应用范围。比如:将太... 针对连续工作状态(CCM)的Boost变换器的升压比M=(V_o/V_(in))<5这一缺点,本文提出了一种带耦合电抗器的高升压比Boost变换器。该变换器最大升压比可达到M=4/(1—D_(max))。这个结果将扩大非隔离式Boost变换器的应用范围。比如:将太阳能电池的能量(电压12~16V)升压后供逆变器工作,可以不通过工频变压器与电网并网运行。本文详细分析了这种Boost变换器的工作过程,推导了等效电抗、升压比等参数,并对电路进行了仿真。仿真结果表明了理论分析的正确性。 展开更多
关键词 耦合电感 高增益比 boost变换器
原文传递
一种高速高增益CMOS运算放大器的设计 被引量:1
14
作者 匡志伟 唐宁 +1 位作者 金剑 任李悦 《电子器件》 CAS 2009年第5期871-874,共4页
设计了一种应用于采样保持电路中高速高增益运算放大器。该运放采用全差分增益提高型共源共栅结构。在输入信号通路上加入适当的补偿电容,消除了零极点对对运放建立时间的影响,同时对主运放的次极点进行了优化,改进了相位裕度。采用0.35... 设计了一种应用于采样保持电路中高速高增益运算放大器。该运放采用全差分增益提高型共源共栅结构。在输入信号通路上加入适当的补偿电容,消除了零极点对对运放建立时间的影响,同时对主运放的次极点进行了优化,改进了相位裕度。采用0.35μmCMOS工艺仿真,结果表明,运放的开环直流增益达到106dB,单位带宽为831MHz(负载电容8pF),相位裕度为60.5°,压摆率为586V/μs,满足12位50MS/s流水线ADC中采样保持电路性能要求。 展开更多
关键词 折叠式共源共栅 增益自举运放 零极点对 次极点
下载PDF
一种50 MHz采样速率CMOS采样/保持电路
15
作者 李铁 郭立 白雪飞 《中国科学院研究生院学报》 CAS CSCD 2007年第6期788-793,共6页
介绍了一种高性能CMOS采样/保持电路,在0.35μm工艺、3.3V电源和18mW功耗下,实现了50MHz采样频率,输入直到奈奎斯特频率仍能达到10位精度的要求.电路采用全差分结构、底极板采样、栅压自举开关技术、增益自举的折叠共源共栅跨导核心运... 介绍了一种高性能CMOS采样/保持电路,在0.35μm工艺、3.3V电源和18mW功耗下,实现了50MHz采样频率,输入直到奈奎斯特频率仍能达到10位精度的要求.电路采用全差分结构、底极板采样、栅压自举开关技术、增益自举的折叠共源共栅跨导核心运算放大器和钳制共模电平的电平控制放大器. 展开更多
关键词 A/D转换器 CMOS 采样/保持 栅压自举开关 增益自举运算放大器
下载PDF
Flip-around结构高速采样保持电路的设计 被引量:1
16
作者 姚若河 朱建培 +1 位作者 吴为敬 张炜华 《微电子学》 CAS CSCD 北大核心 2006年第2期225-228,共4页
分析了Flip-around结构采样保持电路产生失真的原因。采用增加哑开关管的自举开关,消除与输入有关的电荷注入和时钟馈通;采用增益增强技术,提高运算放大器的直流增益,并通过调整辅助运放的负载电容大小,实现主运放建立时间特性的优化。... 分析了Flip-around结构采样保持电路产生失真的原因。采用增加哑开关管的自举开关,消除与输入有关的电荷注入和时钟馈通;采用增益增强技术,提高运算放大器的直流增益,并通过调整辅助运放的负载电容大小,实现主运放建立时间特性的优化。设计了一个Flip-around结构的高速采样保持电路;对电路各模块进行了功能仿真,给出了整个采样保持电路的仿真结果。 展开更多
关键词 采样保持电路 增益增强 自举开关 时钟馈通
下载PDF
一种高性能14位采样保持电路 被引量:2
17
作者 陈俊龙 黄继伟 +3 位作者 胡炜 吴嘉士 张荣晶 张千文 《微电子学》 CAS CSCD 北大核心 2015年第5期564-567,572,共5页
设计了一种应用于流水线型模数转换器的14位100MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的... 设计了一种应用于流水线型模数转换器的14位100MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的可靠性。采样保持电路采用电容翻转式结构,以及采用增益提高的全差分折叠式共源共栅跨导放大器来实现。采用SMIC1.8V/3.3V0.18μm 1P6M CMOS工艺对电路进行设计与仿真。仿真结果显示,在10.009765MHz输入信号,100 MHz工作频率下,输出信号的无杂散动态范围(SFDR)为95.9dB,与传统自举开关相比,提高了16.3dB。 展开更多
关键词 采样保持电路 栅压自举开关 增益自举 高线性
下载PDF
低压恒跨导增益提高CMOS运算放大器的设计 被引量:2
18
作者 周欢欢 陈岚 +1 位作者 尹明会 吕志强 《半导体技术》 CAS CSCD 北大核心 2013年第9期651-655,共5页
设计和研究了一种低压恒跨导增益提高互补金属氧化物半导体(CMOS)运算放大器。输入级采用互补差分对结构,使共模输入电压范围达到轨到轨,通过3倍电流镜控制尾电流使输入级总跨导恒定。中间级为增益提高级,通过反馈增大输出阻抗提高增益... 设计和研究了一种低压恒跨导增益提高互补金属氧化物半导体(CMOS)运算放大器。输入级采用互补差分对结构,使共模输入电压范围达到轨到轨,通过3倍电流镜控制尾电流使输入级总跨导恒定。中间级为增益提高级,通过反馈增大输出阻抗提高增益。输出级采用AB类结构,通过米勒补偿控制零点使系统稳定,此运放可用于低压低功耗电子设备中。整个电路用CSMC 0.5μm BCDMOS工艺参数进行设计,工作电压为2.7 V。Spectre仿真结果显示,此运放实现了直流开环增益90 dB(负载电阻R L=600Ω),相位裕度70°,增益带宽积1.4 MHz,静态电流0.18 mA。设计的运算放大器满足设计指标。 展开更多
关键词 互补金属氧化物半导体(CMOS)运算放大器 AB类 低压 增益提高 恒跨导
下载PDF
一种高增益高功耗效率全差分运算跨导放大器 被引量:1
19
作者 邵子健 白春风 《微电子学》 CAS 北大核心 2021年第6期818-821,共4页
基于一种新型低压降、高输出电阻镜像电流源,设计了一种高增益、高功耗效率全差分运算跨导放大器(OTA)。该OTA基于0.18μm CMOS工艺设计,电源电压为1.8 V。在保证1.8V;差分输出电压摆幅的前提下,获得了较高的直流电压增益。采用NMOS管... 基于一种新型低压降、高输出电阻镜像电流源,设计了一种高增益、高功耗效率全差分运算跨导放大器(OTA)。该OTA基于0.18μm CMOS工艺设计,电源电压为1.8 V。在保证1.8V;差分输出电压摆幅的前提下,获得了较高的直流电压增益。采用NMOS管差分对作为输入的套筒式结构。结果表明,在2.3 mA偏置电流、2 pF负载电容下,该OTA具有119 dB的开环直流增益、526 MHz的增益带宽积和高达77°的相位裕度。额外加入增益提高技术后,该OTA的开环直流增益可提高到153 dB。 展开更多
关键词 全差分运算跨导放大器 增益提高 宽带 高功耗效率
下载PDF
一种适用于生物医学信号采集的高线性度VGA
20
作者 岳宏卫 肖鑫 +3 位作者 翁浩然 杨俊 徐卫林 段吉海 《微电子学》 CAS 北大核心 2021年第4期500-504,共5页
传统VGA线性度较低,不适用于生物医学应用。文章分析了基于可编程跨导器的传统结构,得出环路增益和失真的关系,并基于此采用增益提升技术提高环路增益,设计了一种新型的基于可编程跨导器的VGA,提高了VGA的线性度。仿真结果表明,在1.2 V... 传统VGA线性度较低,不适用于生物医学应用。文章分析了基于可编程跨导器的传统结构,得出环路增益和失真的关系,并基于此采用增益提升技术提高环路增益,设计了一种新型的基于可编程跨导器的VGA,提高了VGA的线性度。仿真结果表明,在1.2 V电源电压下,电路消耗电流为10μA,在0~30 mV的输入信号幅度范围内,VGA的总谐波失真不高于0.5%,IM3减小14 dB,IIP3为18.57 dBm,在0.1 Hz~100 kHz范围内,等效输入噪声为616 nV。 展开更多
关键词 生物医学应用 高线性度 可变增益放大器 增益提升技术
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部