期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
500 V LDMOS研制
1
作者 崔金洪 石金成 《电子与封装》 2015年第1期36-40,共5页
为了降低器件的制造成本,又可以和低压器件实现自主隔离集成在一起,所以需要价格较低的普通CMOS衬底片来实现高电压的器件设计。设计研制了一种在普通CMOS的衬底片上做深N阱层光刻注入和推结深,然后生长外延层,在外延层上做器件,高压N... 为了降低器件的制造成本,又可以和低压器件实现自主隔离集成在一起,所以需要价格较低的普通CMOS衬底片来实现高电压的器件设计。设计研制了一种在普通CMOS的衬底片上做深N阱层光刻注入和推结深,然后生长外延层,在外延层上做器件,高压N阱作为LDMOS的漂移区做在P-外延层中,深N阱层做在P型衬底上。由于深N阱层注入推结深步骤后的热制成步骤,导致深N阱层会反扩到P-外延层,深N阱层是漏端重要组成部分,与高压N阱一样承担BVDS耐压重要功能。击穿电压的关键是高压N阱漂移区(耐压区)和深N阱层耐压区的结构。利用工艺仿真软件对高压N阱漂移区和深N阱层耐压区的不同注入剂量、长度、结深对LDMOS器件的击穿电压的影响进行了汇总,最终确认各个参量数值。 展开更多
关键词 LDMOS 漂移区 高压N阱 深N阱 击穿电压
下载PDF
基于标准CMOS工艺的非接触式保护环单光子雪崩二极管 被引量:4
2
作者 吴佳骏 谢生 +1 位作者 毛陆虹 朱帅宇 《光子学报》 EI CAS CSCD 北大核心 2018年第1期1-6,共6页
基于深亚微米CMOS工艺,设计了一种采用非接触式P阱保护环来抑制边缘击穿的单光子雪崩二极管结构.采用器件仿真软件Silvaco Atlas分析了保护环间距对器件的电场分布和雪崩触发概率等特性的影响,结合物理模型计算了所设计器件的暗计数概... 基于深亚微米CMOS工艺,设计了一种采用非接触式P阱保护环来抑制边缘击穿的单光子雪崩二极管结构.采用器件仿真软件Silvaco Atlas分析了保护环间距对器件的电场分布和雪崩触发概率等特性的影响,结合物理模型计算了所设计器件的暗计数概率和光子探测效率.仿真和计算结果表明,保护环间距d=0.6μm时器件性能最优,此时击穿电压为13.5V,暗电流为10-11 A.在过偏压为2.5V时,门控模式下的暗计数概率仅为0.38%,器件在400~700nm之间具有良好的光学响应,500nm时的峰值探测效率可达39%. 展开更多
关键词 光电器件 单光子雪崩二极管 CMOS工艺 深n阱 保护环 响应度 光子探测效率
下载PDF
三阱CMOS工艺单粒子闩锁研究
3
作者 沈丹丹 高国平 《中国集成电路》 2023年第5期62-65,共4页
随着数模混合电路在无线应用领域的发展,三阱工艺噪声隔离优点引起设计师的广泛兴趣。RF技术必须把在P-衬底上的模拟、数字和RF电路进行隔离。本文主要讨论三阱(Triple-Well)工艺的电路单粒子闩锁问题。
关键词 P-WELL deep-nwell 单粒子闩锁 可靠性
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部