期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
基于CAN网络的嵌入式软PLC系统环形缓冲研究 被引量:7
1
作者 刘晓文 陈春旭 +3 位作者 张靖 张雷 胡延军 周兴 《工矿自动化》 北大核心 2015年第4期94-98,共5页
为降低嵌入式软PLC系统传输数据的误码率和丢包率,设计了嵌入式软PLC系统的环形缓冲区,建立了环形缓冲区数学模型,分析得到了环形缓冲区的状态方程、状态转移概率及其容量和被充满的概率通式。利用仿真得到不同条件下影响缓冲区容量大... 为降低嵌入式软PLC系统传输数据的误码率和丢包率,设计了嵌入式软PLC系统的环形缓冲区,建立了环形缓冲区数学模型,分析得到了环形缓冲区的状态方程、状态转移概率及其容量和被充满的概率通式。利用仿真得到不同条件下影响缓冲区容量大小的因素,得出在无数据丢失的前提下,缓冲区大小与数据输入流和输出流两者差值的关系:在其他条件不变的情况下,输入流速率与输出流速率的差值越大,所需要的环形缓冲区容量就越大。 展开更多
关键词 嵌入式软PLC系统 环形缓冲区模型 环形缓冲区容量 数据输入流 数据输出流 CAN总线
下载PDF
面向复杂纯滞后系统的智能控制系统研究 被引量:1
2
作者 黄磊 《自动化仪表》 CAS 2022年第9期30-34,39,共6页
工业场景下,大规模多点输入集中输出的纯滞后系统通常会带来成本控制器布署高、自适应控制运算能力不足、规模柔性和集控能力差、各系统输出偏差大等问题。为了适应多个纯滞后系统的耦合输出要求,同时兼顾快速稳定收敛的控制目标,设计... 工业场景下,大规模多点输入集中输出的纯滞后系统通常会带来成本控制器布署高、自适应控制运算能力不足、规模柔性和集控能力差、各系统输出偏差大等问题。为了适应多个纯滞后系统的耦合输出要求,同时兼顾快速稳定收敛的控制目标,设计了一套可以支持工业大数据应用的智能控制系统。创新性地提出了一种基于大数据流计算实现的自适应增量式比例积分微分(PID)控制方法。该方法采用数据采集和处理分离的分层结构,可以满足大规模复杂纯滞后系统的低成本集控和系统数量变化的要求。经验证,自适应增量式PID模型通过滑动窗口流计算,能快速实现不同系统不同输入下的同速控制,确保多系统输出的一致性。该系统支持机器学习算法的快速嵌入,为后续实现基于历史数据批处理反馈的工业智能提供了可能。 展开更多
关键词 工业物联网 电气控制系统 工业大数据 纯滞后 耦合输出 智能控制 比例积分微分控制 流计算
下载PDF
用Java字符流类实现数据操作 被引量:1
3
作者 笪林梅 《兰州工业高等专科学校学报》 2010年第4期12-15,共4页
Java字符流最适合用来处理字符串和文本.以一个学生成绩管理系统开发过程中的输入、显示、排序等操作为例,说明Java字符流类在管理系统中的应用.Java字符流使系统的功能得到了完整的实现,同时,程序具有了很强的灵活性和可拓展性.
关键词 数据流 输入 输出 字符流 数据操作
下载PDF
用JAVA API函数实现数据压缩与解压缩
4
作者 杨静 孙劲光 何晓军 《辽宁工程技术大学学报(自然科学版)》 CAS 北大核心 2004年第4期499-500,共2页
为了缩短 Java Applet 程序进行客户端和服务器端信息的传输过程,介绍了如何利用 JAVA API 类库中 java.util.zip 包中的FileOutputStream、FileInputStream、ZipEntry 对象实现数据的压缩与解压缩,用 getValue()方法检索校验和以验证数... 为了缩短 Java Applet 程序进行客户端和服务器端信息的传输过程,介绍了如何利用 JAVA API 类库中 java.util.zip 包中的FileOutputStream、FileInputStream、ZipEntry 对象实现数据的压缩与解压缩,用 getValue()方法检索校验和以验证数据,用更有效率的代码来存储数据,以减轻客户端与服务器之间,应用程序与计算机之间的数据负担,增强"客户机/服务器"应用程序的性能。 展开更多
关键词 数据压缩:解压缩 输出流:入口
下载PDF
基于FPGA的虚拟FIFO改进设计 被引量:5
5
作者 张玉平 叶圣江 《沈阳工业大学学报》 EI CAS 北大核心 2016年第3期298-303,共6页
为了降低网络接口缓存设计的开发难度和复杂度,对现有基于FPGA的DDR2虚拟FIFO设计进行了改进.提出了以FPGA(EP4CGX150F672)为核心、DDR2(MT47H128M16RT-25E)为数据缓存、采用Qsys系统互联及IPCORE辅助搭建设计的改进方案,实现了DVB-IP分... 为了降低网络接口缓存设计的开发难度和复杂度,对现有基于FPGA的DDR2虚拟FIFO设计进行了改进.提出了以FPGA(EP4CGX150F672)为核心、DDR2(MT47H128M16RT-25E)为数据缓存、采用Qsys系统互联及IPCORE辅助搭建设计的改进方案,实现了DVB-IP分组TS流的快速缓存,平滑IP网络抖动,避免了数据码流丢失和延迟过大的问题.该设计方案在降低传统设计难度和复杂度的背景下,具有良好的存储器兼容性,同时具有系统资源丰富、容量大、成本低和开发周期短等优点,在众多DVB行业的设备中使用后效果良好. 展开更多
关键词 现场可编程门阵列 双倍速率 先入先出队列 系统互联 知识产权核 网络抖动 码流 节目参考时钟
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部