期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
5
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种电流型积分器自动调节系统设计
1
作者
胡翔
刘伯安
《微计算机信息》
北大核心
2008年第11期256-258,共3页
本文给出一种用于电流型连续时间Σ/Δ调制器(Σ/Δmodulator)中的跨导积分器(OTA-C integrator)的自动调节系统。该系统由原Σ/Δ调制器中跨导器,积分器及反馈数模转换器(feedback DAC)的复制品,峰值检测器(peakdetector)和反馈放大器...
本文给出一种用于电流型连续时间Σ/Δ调制器(Σ/Δmodulator)中的跨导积分器(OTA-C integrator)的自动调节系统。该系统由原Σ/Δ调制器中跨导器,积分器及反馈数模转换器(feedback DAC)的复制品,峰值检测器(peakdetector)和反馈放大器组成。该系统已在0.18μm标准CMOS工艺下经过仿真。仿真结果显示对于1GHz过采样时钟频率的Σ/Δ调制器,该系统能够将由于积分器各参数变化引起的输出幅度变化减小一个数量级以上。
展开更多
关键词
片上自动调节
电流型跨导积分器
连续时间
σ
/
δ
调制器
峰值检测
下载PDF
职称材料
一种应用于音频的可重构Σ-Δ连续时间调制器
2
作者
罗育豪
韦保林
岳宏卫
《微电子学》
CAS
北大核心
2024年第2期183-188,共6页
基于180 nm CMOS工艺,设计了一种应用于音频领域的可重构前馈式3阶Σ-Δ连续时间调制器。传统Σ-Δ连续时间调制器只有一种工作模式,而该设计利用可重构的积分器使Σ-Δ连续时间调制器具有高精度和低功耗两种工作模式。此外,采用的加法...
基于180 nm CMOS工艺,设计了一种应用于音频领域的可重构前馈式3阶Σ-Δ连续时间调制器。传统Σ-Δ连续时间调制器只有一种工作模式,而该设计利用可重构的积分器使Σ-Δ连续时间调制器具有高精度和低功耗两种工作模式。此外,采用的加法器提前技术减小了调制器功耗,负电阻补偿技术提高了调制器的SNDR,额外环路延时补偿技术提高了调制器的稳定性。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,低功耗模式下调制器的SNDR为94.7 dB,功耗为291μW;高精度模式下调制器的SNDR为108 dB,功耗为436.6μW。
展开更多
关键词
连续时间
可重构
σ
-
δ
调制器
高精度
下载PDF
职称材料
2-1-1级联连续时间型ΣΔ调制器系统设计
3
作者
沈琪
王伟印
+2 位作者
顾晓峰
赵琳娜
于宗光
《微电子学与计算机》
CSCD
北大核心
2012年第7期107-111,共5页
高阶连续时间型ΣΔ调制器提供了一种有效的获得高分辨率、低功耗模数转换器的方法.提出了一种新型的2-1-1级联的连续时间型ΣΔ调制器结构.采用冲激不变法将离散时间型ΣΔ调制器变换为连续时间型ΣΔ调制器,利用Simulink对该调制器进...
高阶连续时间型ΣΔ调制器提供了一种有效的获得高分辨率、低功耗模数转换器的方法.提出了一种新型的2-1-1级联的连续时间型ΣΔ调制器结构.采用冲激不变法将离散时间型ΣΔ调制器变换为连续时间型ΣΔ调制器,利用Simulink对该调制器进行系统级建模和仿真,峰值信噪比达到105dB.分析了电路的非理想因素对调制器行为的影响,以获得90dB信噪比为目标确定了电路子模块指标.仿真结果表明,该结构能有效降低系统功耗,并验证了电路的可行性.
展开更多
关键词
连续时间
σ
δ
调制器
级联结构
非理想因素
下载PDF
职称材料
用于连续Σ-Δ调制器的2 bit/cycle SAR量化器
4
作者
吕立山
周雄
李强
《微电子学》
CAS
CSCD
北大核心
2018年第6期738-742,共5页
提出了一种用于连续Σ-Δ调制器的新颖的2bit/cycle SAR量化器。该量化器可缩短SAR量化周期。将该量化器应用于调制器后,调制器的采样速率可提高1.5倍。SAR量化器的单电容阵列可有效减小最后一级积分器的负载。利用基因遗传算法,分析了...
提出了一种用于连续Σ-Δ调制器的新颖的2bit/cycle SAR量化器。该量化器可缩短SAR量化周期。将该量化器应用于调制器后,调制器的采样速率可提高1.5倍。SAR量化器的单电容阵列可有效减小最后一级积分器的负载。利用基因遗传算法,分析了该量化器引入的较大的环路延时(ELD)的影响,并优化了其补偿支路系数Kc。对0.75倍采样周期进行延时补偿,获得性能更好的噪声整形函数。相比传统调制器,该调制器的信噪比提高了5dB。
展开更多
关键词
SAR量化器
额外环路延时
连续
σ
-
δ
调制器
下载PDF
职称材料
连续时间级联Σ-Δ调制器的系统综合设计
5
作者
史宜巧
赵辉
《无线电工程》
北大核心
2021年第9期986-993,共8页
针对连续时间级联Σ-Δ调制器的设计,提出了一种完整的系统综合设计方法,它主要包括结构综合设计阶段、高级尺寸调整阶段和电路级尺寸调整阶段。在结构综合设计阶段,设计空间探索和传输规范依赖于某种性能评估与优化器的交互来构建合适...
针对连续时间级联Σ-Δ调制器的设计,提出了一种完整的系统综合设计方法,它主要包括结构综合设计阶段、高级尺寸调整阶段和电路级尺寸调整阶段。在结构综合设计阶段,设计空间探索和传输规范依赖于某种性能评估与优化器的交互来构建合适的成本函数,尝试获得满足调制器性能指标的可选体系结构的集合;在高级尺寸调整阶段,自动尺寸调整过程采用行为仿真器以及全局优化程序来得到在仍然满足调制器性能指标的情况下可接受的不同构建模块的非理想性的最大值;在电路级尺寸调整阶段,通过将电气仿真器与全局优化过程相结合来调整各构建模块的尺寸,以满足每个构建模块的性能要求。最终获得满足调制器系统性能指标的结构设计。采用1.2 V 130 nm CMOS工艺设计了12位20 MHz连续时间Σ-Δ调制器,并通过实验证明了所提出的设计方法是有效的。
展开更多
关键词
连续时间
σ
-
δ
调制器
综合设计
成本函数
自动尺寸调整
下载PDF
职称材料
题名
一种电流型积分器自动调节系统设计
1
作者
胡翔
刘伯安
机构
清华大学微电子学研究所
出处
《微计算机信息》
北大核心
2008年第11期256-258,共3页
文摘
本文给出一种用于电流型连续时间Σ/Δ调制器(Σ/Δmodulator)中的跨导积分器(OTA-C integrator)的自动调节系统。该系统由原Σ/Δ调制器中跨导器,积分器及反馈数模转换器(feedback DAC)的复制品,峰值检测器(peakdetector)和反馈放大器组成。该系统已在0.18μm标准CMOS工艺下经过仿真。仿真结果显示对于1GHz过采样时钟频率的Σ/Δ调制器,该系统能够将由于积分器各参数变化引起的输出幅度变化减小一个数量级以上。
关键词
片上自动调节
电流型跨导积分器
连续时间
σ
/
δ
调制器
峰值检测
Keywords
on-chip
automatic
tuning
current-mode
OTA-C
integrator
continuous
-
time
σ
/
δ
modulator
peak
detection
分类号
TP321.2 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
一种应用于音频的可重构Σ-Δ连续时间调制器
2
作者
罗育豪
韦保林
岳宏卫
机构
桂林电子科技大学广西精密导航技术与应用重点实验室
出处
《微电子学》
CAS
北大核心
2024年第2期183-188,共6页
基金
国家自然科学基金项目(12064003,62364009)
广西自然科学基金项目(2021JJA170081)。
文摘
基于180 nm CMOS工艺,设计了一种应用于音频领域的可重构前馈式3阶Σ-Δ连续时间调制器。传统Σ-Δ连续时间调制器只有一种工作模式,而该设计利用可重构的积分器使Σ-Δ连续时间调制器具有高精度和低功耗两种工作模式。此外,采用的加法器提前技术减小了调制器功耗,负电阻补偿技术提高了调制器的SNDR,额外环路延时补偿技术提高了调制器的稳定性。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,低功耗模式下调制器的SNDR为94.7 dB,功耗为291μW;高精度模式下调制器的SNDR为108 dB,功耗为436.6μW。
关键词
连续时间
可重构
σ
-
δ
调制器
高精度
Keywords
continuous
time
reconfigurable
σ
-
δ
modulator
high
resolution
分类号
TN432 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
2-1-1级联连续时间型ΣΔ调制器系统设计
3
作者
沈琪
王伟印
顾晓峰
赵琳娜
于宗光
机构
轻工过程先进控制教育部重点实验室
中国电子科技集团公司第
出处
《微电子学与计算机》
CSCD
北大核心
2012年第7期107-111,共5页
基金
国家自然科学基金(11074280)
中央高校基本科研业务费专项资金(JUSRP20914,JUDCF10031)
江苏省普通高校研究生创新计划(CXLX11_0486)
文摘
高阶连续时间型ΣΔ调制器提供了一种有效的获得高分辨率、低功耗模数转换器的方法.提出了一种新型的2-1-1级联的连续时间型ΣΔ调制器结构.采用冲激不变法将离散时间型ΣΔ调制器变换为连续时间型ΣΔ调制器,利用Simulink对该调制器进行系统级建模和仿真,峰值信噪比达到105dB.分析了电路的非理想因素对调制器行为的影响,以获得90dB信噪比为目标确定了电路子模块指标.仿真结果表明,该结构能有效降低系统功耗,并验证了电路的可行性.
关键词
连续时间
σ
δ
调制器
级联结构
非理想因素
Keywords
continuous
-
time
σ
δ
modulator
cascaded
architecture
non-ideal
factor
分类号
TN4 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
用于连续Σ-Δ调制器的2 bit/cycle SAR量化器
4
作者
吕立山
周雄
李强
机构
电子科技大学电子科学与工程学院
出处
《微电子学》
CAS
CSCD
北大核心
2018年第6期738-742,共5页
基金
国家自然科学基金资助项目(61534002)
文摘
提出了一种用于连续Σ-Δ调制器的新颖的2bit/cycle SAR量化器。该量化器可缩短SAR量化周期。将该量化器应用于调制器后,调制器的采样速率可提高1.5倍。SAR量化器的单电容阵列可有效减小最后一级积分器的负载。利用基因遗传算法,分析了该量化器引入的较大的环路延时(ELD)的影响,并优化了其补偿支路系数Kc。对0.75倍采样周期进行延时补偿,获得性能更好的噪声整形函数。相比传统调制器,该调制器的信噪比提高了5dB。
关键词
SAR量化器
额外环路延时
连续
σ
-
δ
调制器
Keywords
SAR
quantizer
excess
loop
delay
continuous
time
σ
-
δ
modulator
分类号
TN792 [电子电信—电路与系统]
TN432
下载PDF
职称材料
题名
连续时间级联Σ-Δ调制器的系统综合设计
5
作者
史宜巧
赵辉
机构
江苏电子信息职业学院智能制造学院
河北工程大学信息与电气工程学院
出处
《无线电工程》
北大核心
2021年第9期986-993,共8页
基金
江苏省“333工程”科研资助项目(BRA2019304)。
文摘
针对连续时间级联Σ-Δ调制器的设计,提出了一种完整的系统综合设计方法,它主要包括结构综合设计阶段、高级尺寸调整阶段和电路级尺寸调整阶段。在结构综合设计阶段,设计空间探索和传输规范依赖于某种性能评估与优化器的交互来构建合适的成本函数,尝试获得满足调制器性能指标的可选体系结构的集合;在高级尺寸调整阶段,自动尺寸调整过程采用行为仿真器以及全局优化程序来得到在仍然满足调制器性能指标的情况下可接受的不同构建模块的非理想性的最大值;在电路级尺寸调整阶段,通过将电气仿真器与全局优化过程相结合来调整各构建模块的尺寸,以满足每个构建模块的性能要求。最终获得满足调制器系统性能指标的结构设计。采用1.2 V 130 nm CMOS工艺设计了12位20 MHz连续时间Σ-Δ调制器,并通过实验证明了所提出的设计方法是有效的。
关键词
连续时间
σ
-
δ
调制器
综合设计
成本函数
自动尺寸调整
Keywords
continuous
time
σ
-
δ
modulator
synthetical
design
cost
function
automated
sizing
分类号
TN432 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种电流型积分器自动调节系统设计
胡翔
刘伯安
《微计算机信息》
北大核心
2008
0
下载PDF
职称材料
2
一种应用于音频的可重构Σ-Δ连续时间调制器
罗育豪
韦保林
岳宏卫
《微电子学》
CAS
北大核心
2024
0
下载PDF
职称材料
3
2-1-1级联连续时间型ΣΔ调制器系统设计
沈琪
王伟印
顾晓峰
赵琳娜
于宗光
《微电子学与计算机》
CSCD
北大核心
2012
0
下载PDF
职称材料
4
用于连续Σ-Δ调制器的2 bit/cycle SAR量化器
吕立山
周雄
李强
《微电子学》
CAS
CSCD
北大核心
2018
0
下载PDF
职称材料
5
连续时间级联Σ-Δ调制器的系统综合设计
史宜巧
赵辉
《无线电工程》
北大核心
2021
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
