期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到96篇文章
< 1 2 … 5 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种全数字时钟数据恢复电路的设计与实现 被引量：11
1
作者 江黎 钟洪声 《通信技术》 2008年第11期1-3,共3页
时钟数据恢复(CDR)电路是数据传输系统的重要组成部分。对于突发的数据传输,传统的锁相环法很难达到其快速同步的要求。对此,文中提出一种改进型超前滞后锁相环法的全数字时钟恢复算法,与同类电路比较,具有数据码率捕获范围宽、捕获时... 时钟数据恢复(CDR)电路是数据传输系统的重要组成部分。对于突发的数据传输,传统的锁相环法很难达到其快速同步的要求。对此,文中提出一种改进型超前滞后锁相环法的全数字时钟恢复算法,与同类电路比较,具有数据码率捕获范围宽、捕获时间短的优点。文中还介绍了用FPGA来完成该电路设计。理论分析、仿真和实际测试表明,对非归零码,该电路的码率捕获范围5～20MHz,20MHz码率时相位抖动容限为2ns。 展开更多
关键词 时钟数据恢复 数据传输 数字锁相 同步
原文传递
应用于0.5~12.5Gb/s CMOS时钟数据恢复电路的相位插值器设计
2
作者 张媛菲 赵宏亮 尹飞飞 《电子设计工程》 2024年第10期130-134,共5页
文中采用28 nm CMOS工艺,设计了一款应用于半速率CDR电路中的相位插值器。该插值器采用锁相环提供的正交参考时钟,通过编码控制的DAC电流源调整电流权重控制输出相位,一个周期内可实现128次相位插值。为了提高接收器在多通道、多协议的... 文中采用28 nm CMOS工艺,设计了一款应用于半速率CDR电路中的相位插值器。该插值器采用锁相环提供的正交参考时钟,通过编码控制的DAC电流源调整电流权重控制输出相位,一个周期内可实现128次相位插值。为了提高接收器在多通道、多协议的性能,提出了输入时钟整形电路对斜率进行调节,提高了线性度。仿真结果表明,插值器在6.25 GHz工作频率下线性度良好,微分非线性(DNL)最大不超过1 LSB,积分非线性(INL)最大不超过2 LSB,实现了高线性度、宽频率范围的设计目标。 展开更多
关键词 相位插值器 线性度 时钟恢复电路 半速率 正交时钟
下载PDF
用于就地化保护关键技术的SoC设计 被引量：5
3
作者 于同伟 丁岳 +1 位作者 李良 王峥 《电力系统保护与控制》 EI CSCD 北大核心 2019年第21期150-155,共6页
以解决变电站继电保护中存在因多个功能芯片导致的系统可靠性降低、运维难度增大为目的,提出了基于双核Cortex-A9的自研智能就地化保护SoC芯片。该芯片通过采用基于节点冗余算法的HSR环网结构,确保环内任何一个元件或链路阻塞时,报文均... 以解决变电站继电保护中存在因多个功能芯片导致的系统可靠性降低、运维难度增大为目的,提出了基于双核Cortex-A9的自研智能就地化保护SoC芯片。该芯片通过采用基于节点冗余算法的HSR环网结构,确保环内任何一个元件或链路阻塞时,报文均能沿另一方向传递至主机。使用多采样率多通道的动态可重构ADC采集模块,使芯片可以根据不同实时性要求进行软件修改。采用时钟数据恢复对FT3码流进行处理,以提高信息传输的可靠性。在UMC55工艺下,完成了该芯片的版图设计,芯片面积为5.3×5.3 mm,主时钟频率可达到500 MHz。仿真结果验证了所提出芯片的可行性和先进性。 展开更多
关键词 智能变电站 就地化保护 SoC HSR环网 可重构ADC 时钟数据恢复
下载PDF
基于LVDS技术的高速数据传输系统设计 被引量：5
4
作者 赵秋明 王龙飞 翟江辉 《计算机测量与控制》 CSCD 北大核心 2012年第11期3035-3037,共3页
串行传输技术具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域;研究了一种基于FPGA的LVDS高速数据传输系统方案,该方案以Altera FPGA芯片为核心,通过其LVDS I/O口稳定可靠地完成数据传输,系统采用Verilog语言完成8B/10B... 串行传输技术具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域;研究了一种基于FPGA的LVDS高速数据传输系统方案,该方案以Altera FPGA芯片为核心,通过其LVDS I/O口稳定可靠地完成数据传输,系统采用Verilog语言完成8B/10B编解码、时钟数据恢复、CRC校验、字节边界调整、误码率测试模块等;通过实验表明,该方案既满足了长距离和高速数据传输的要求,又降低了系统成本。 展开更多
关键词 FPGA LVDS 8B 10B 时钟数据恢复 LED显示屏
下载PDF
一种高线性度相位插值器 被引量：5
5
作者 牛晓良 王征晨 桂小琰 《微电子学》 CAS CSCD 北大核心 2016年第4期441-444,共4页
设计并实现了一种高线性度相位插值器。分析了相位插值器的工作原理和传统相位插值器结构,以此为基础,提出了一种具有高线性度的相位插值器电路。该电路采用TSMC 90nm CMOS工艺进行设计,后仿真结果表明本设计的相位插值器具有良好的线性... 设计并实现了一种高线性度相位插值器。分析了相位插值器的工作原理和传统相位插值器结构,以此为基础,提出了一种具有高线性度的相位插值器电路。该电路采用TSMC 90nm CMOS工艺进行设计,后仿真结果表明本设计的相位插值器具有良好的线性度,整个电路版图面积为(155×368)μm^2,核心电路面积为(63×114)μm^2。在1.2V的电源电压下,相位差值器模块电路的功耗为3.12mW。 展开更多
关键词 相位插值 时钟数据恢复 CMOS模拟集成电路
下载PDF
现代光通信中的CMOS时钟数据恢复 被引量：3
6
作者 孙烨辉 江立新 +2 位作者 许长喜 秦世才 耿新华 《光电子．激光》 EI CAS CSCD 北大核心 2008年第6期856-859,共4页
针对现代光通信和其他高速串行通信,设计了一个用于高速串行收发器中的CMOS数字bang-bang时钟数据恢复系统。采用的数字bang-bang时钟数据恢复的结构,具有简单、功耗低、性能稳定的优点。时钟数据恢复采用改进编码方式的相位插值器,输... 针对现代光通信和其他高速串行通信,设计了一个用于高速串行收发器中的CMOS数字bang-bang时钟数据恢复系统。采用的数字bang-bang时钟数据恢复的结构,具有简单、功耗低、性能稳定的优点。时钟数据恢复采用改进编码方式的相位插值器,输出具有恒定幅度和良好的线性相位特性。测试表明,功耗为35mW。输入信号眼图闭合0.5UI,信号差分峰-峰值150mV条件下误码率小于10-12。 展开更多
关键词 CMOS 时钟数据恢复 相位插值
原文传递
基于RS-485长距离数据传输系统设计 被引量：3
7
作者 江洋 杨俊峰 宋克柱 《核电子学与探测技术》 CAS CSCD 北大核心 2013年第4期404-406,424,共4页
为了满足现在大型核物理实验中数据传输的需要,设计了一种基于RS-485、异步串口通信协议的长距离数据传输系统;系统采用现场可编程门阵列(Field programmable gate array,FPGA)作为主控芯片,在FPGA的内部实现异步串口通信协议编解码、... 为了满足现在大型核物理实验中数据传输的需要,设计了一种基于RS-485、异步串口通信协议的长距离数据传输系统;系统采用现场可编程门阵列(Field programmable gate array,FPGA)作为主控芯片,在FPGA的内部实现异步串口通信协议编解码、时钟数据恢复,同时使用RS485收发芯片Max3467来增强差分信号的驱动能力,提高了该系统在长距离数据传输中的可靠性;目前该系统可以20.48 Mbps的单线波特率在100 m双绞线电缆上实现无误码数据传输。 展开更多
关键词 现场可编程门阵列 数据传输 RS-485 时钟数据恢复 异步串口通信协议
下载PDF
基于USB的超光谱成像仪数据采集系统的设计 被引量：2
8
作者 何海波 谢惜惜 +1 位作者 王跃明 刘银年 《红外》 CAS 2008年第5期18-23,45,共7页
设计了一套基于USB 2.0高速串行总线的数据采集系统,实现了某超光谱成像仪研制过程中的光谱图像数据采集、传输、显示与存储。系统的软硬件设计综合应用了USB、LVDS、时钟数据恢复、8B/10B编码、乒乓缓存、多线程和DirectDraw等技术.相... 设计了一套基于USB 2.0高速串行总线的数据采集系统,实现了某超光谱成像仪研制过程中的光谱图像数据采集、传输、显示与存储。系统的软硬件设计综合应用了USB、LVDS、时钟数据恢复、8B/10B编码、乒乓缓存、多线程和DirectDraw等技术.相对于传统的基于ISA/PCI总线的成像光谱仪数据采集系统,该设计支持热插拔和总线供电,具有低功耗、小型化和轻量化等特点,对类似数据采集系统的设计具有参考和借鉴意义。 展开更多
关键词 超光谱成像仪 数据采集 CY7C68013A 时钟数据恢复(CDR) DIRECTDRAW
下载PDF
OBS边缘节点突发收发卡的设计与实现 被引量：2
9
作者 陆敏贵 吴龟灵 +1 位作者 李新碗 陈建平 《光通信技术》 CSCD 北大核心 2007年第12期31-34,共4页
研究光突发交换(OBS:Optical Burst Switching)网络中边缘节点收发卡的设计与实现,在FP-GA内部设计实现了基于空间过采样技术的百兆光突发数据的恢复与接收,同时通过控制激光器驱动电路实现了光路数据的突发发送。实验结果表明,该方案... 研究光突发交换(OBS:Optical Burst Switching)网络中边缘节点收发卡的设计与实现,在FP-GA内部设计实现了基于空间过采样技术的百兆光突发数据的恢复与接收,同时通过控制激光器驱动电路实现了光路数据的突发发送。实验结果表明,该方案可以实现突发数据的正确发送和接收,并可以避开相位锁定、时钟恢复所需的等待时间。从而减少突发包头的同步码开销,提高了带宽利用率。 展开更多
关键词 突发发送 突发接收 空间过采样技术 时钟数据恢复
下载PDF
一种用于高能物理实验的时钟相位精确同步方法
10
作者 林晓 曹平 +1 位作者 商林峰 何申 《核电子学与探测技术》 CAS CSCD 北大核心 2014年第10期1164-1168,共5页
现代高能物理实验中,对时钟系统有着精度和稳定性的要求。高速串行通信技术,因其能够在进行数据传输的同时进行时钟数据恢复而得到广泛应用。针对因此带来的恢复时钟相位不确定性,设计了一种基于串并转换技术和FPGA的时钟同步方法,能够... 现代高能物理实验中,对时钟系统有着精度和稳定性的要求。高速串行通信技术,因其能够在进行数据传输的同时进行时钟数据恢复而得到广泛应用。针对因此带来的恢复时钟相位不确定性,设计了一种基于串并转换技术和FPGA的时钟同步方法,能够为高能物理实验多节点时钟系统提供精确相位同步的时钟。该方法利用FPGA内部硬件资源对恢复时钟进行处理,串并转换芯片自带的状态位和优秀的串并转换能力极大地简化了系统设计,并增强了系统性能。 展开更多
关键词 时钟同步 精确相位 串行通信 时钟数据恢复
下载PDF
基于过采样CDR的4B/5B编码的设计与实现 被引量：1
11
作者 刘忠坤 李业丽 陆利坤 《计算机应用与软件》 CSCD 2015年第10期227-230,共4页
为改善IEEE1394b串行总线上传输信息的可靠性,满足设计需求的误码率,其关键在于数字通信系统中串行传输数据编码方式的选择。对此,采用4B/5B编码方式,并给出一种过采样技术的时钟数据恢复的方法对4B/5B进行编译码。首先对过采样技术的... 为改善IEEE1394b串行总线上传输信息的可靠性,满足设计需求的误码率,其关键在于数字通信系统中串行传输数据编码方式的选择。对此,采用4B/5B编码方式,并给出一种过采样技术的时钟数据恢复的方法对4B/5B进行编译码。首先对过采样技术的时钟数据恢复方法过程进行讨论,指出恢复数据时钟是设计的难点。在此基础上建立总体设计框架,从而提高数据传输效率。通过应用Altera公司CycloneⅢ系列的FPGA芯片,在开发软件QuartusⅡ上实现4B/5B编译码仿真。最后给出仿真波形,验证在过采样技术的时钟数据恢复的方法下的编码方式的可实现性和可靠性。 展开更多
关键词 4B/5B 编码 过采样 时钟数据恢复 VERILOG 语言
下载PDF
高速以太网中高性能相位插值器的设计 被引量：1
12
作者 田晓成 李海华 《电子技术（上海）》 2020年第7期20-22,共3页
为了应用于高速以太网时钟数据恢复电路中的时钟产生部分,基于TSMC 28nm CMOS工艺,设计了高精度高线性度的相位插值器电路。在分析了传统相位插值器结构后,设计中改进了该相位插值器的结构,提升了电路的线性度。其中采用8bit数字编码,... 为了应用于高速以太网时钟数据恢复电路中的时钟产生部分,基于TSMC 28nm CMOS工艺,设计了高精度高线性度的相位插值器电路。在分析了传统相位插值器结构后,设计中改进了该相位插值器的结构,提升了电路的线性度。其中采用8bit数字编码,理想情况下在每个象限内的插值精度为1.40625°,具有很高的精度。在仿真结果中表明整体电路的微分非线性(Differential non-linearity,DNL)为0.19LSB,积分非线性(Integral non-linearity,INL)为-1.5LSB,电路所占用芯片的面积为74μm×93μm。在电源电压为0.9V的情况下,电路的总功耗为6.42mW。。 展开更多
关键词 集成电路设计 相位插值器 时钟数据恢复电路 以太网 线性度 高精度
原文传递
基于LVDS的高速数据传输技术实现
13
作者 白世清 闫鹏飞 石军辉 《科技创新与生产力》 2016年第4期96-98,共3页
为实现高速数据采集系统中多路串行数据的内部传输,解决常规时钟同步所带来的时钟资源不足的问题,笔者采用异步通信方式在数据接收端设计了一种基于空间过采样的时钟数据恢复系统,通过介绍基于LVDS的高速数据传输技术,提出了基于过采样... 为实现高速数据采集系统中多路串行数据的内部传输,解决常规时钟同步所带来的时钟资源不足的问题,笔者采用异步通信方式在数据接收端设计了一种基于空间过采样的时钟数据恢复系统,通过介绍基于LVDS的高速数据传输技术,提出了基于过采样法的时钟恢复思想、原理解决方法,分析了时钟数据恢复过程,数据传输测试实验结果显示该系统可实现高速串行数据传输,为基于FPGA的高速数据传输,尤其是为多通道大数据量传输提供了可供参考的解决方案。 展开更多
关键词 LVDS 过采样技术 时钟数据恢复 串行数据
下载PDF
水下自同步激光通信接收机的设计与性能测试 被引量：1
14
作者 韩杰 于笑楠 +2 位作者 刘传 张梓祺 张敏 《长春理工大学学报（自然科学版）》 2023年第3期87-92,共6页
为了促进激光通信在水下场景的应用,满足远距离无线光通信的需求,设计了一款基于450 nm蓝色激光二极管的开关键控(OOK)调制水下高灵敏度自同步激光通信发收机。提出一种时钟恢复算法在接收端能自动恢复出与数据同步的时钟信号,解决了水... 为了促进激光通信在水下场景的应用,满足远距离无线光通信的需求,设计了一款基于450 nm蓝色激光二极管的开关键控(OOK)调制水下高灵敏度自同步激光通信发收机。提出一种时钟恢复算法在接收端能自动恢复出与数据同步的时钟信号,解决了水下通信系统发射端与接收端时钟无法同步的问题,实现了水下长距离通信误码率的实时获取。接收端采用FIR滤波、自适应门限判决的数字处理手段提高系统信噪比,并在不同水下环境中搭建通信实验系统。实验结果表明,在水下通信距离20 m、系统通信速率为10 Mbps、误码率为10-6情况下,接收机能有效地恢复基带信号与时钟并测得灵敏度可达到-38.7 dBm。 展开更多
关键词 光通信 时钟数据恢复算法 FIR滤波 自适应门限判决
下载PDF
622MB/s半速率时钟数据恢复电路的设计 被引量：4
15
作者 吴振东 易凡 黄启俊 《国外电子测量技术》 2006年第5期20-22,共3页
文中提出了一种以锁相环为基础的622MB/s NRZ码的时钟数据恢复电路。整个电路由半速度鉴相器、自平衡电荷泵、环路滤波器、压控振荡器组成。并基于0.25umCMOS工艺用CandanceSPICE仿真软件对电路进行了仿真。
关键词 时钟数据恢复 锁相环 自平衡电荷泵 压控振荡器
下载PDF
25~28 Gbit/s CMOS高灵敏度光接收机电路设计
16
作者 金高哲 张长春 +2 位作者 袁丰 张瑛 张翼 《微电子学》 CAS 北大核心 2023年第4期581-587,共7页
基于65 nm CMOS工艺设计了一种25~28 Gbit/s具有自适应均衡和时钟数据恢复功能的光接收机电路。光接收前端采用低带宽设计,以优化接收机的灵敏度;采用判决反馈均衡器,以恢复低带宽前端引入的码间干扰。为了适应不同速率和工艺角引入的... 基于65 nm CMOS工艺设计了一种25~28 Gbit/s具有自适应均衡和时钟数据恢复功能的光接收机电路。光接收前端采用低带宽设计,以优化接收机的灵敏度;采用判决反馈均衡器,以恢复低带宽前端引入的码间干扰。为了适应不同速率和工艺角引入的码间干扰,结合SS-LMS自适应算法,实现信号的自适应均衡。无参考时钟数据恢复电路采用鉴频环路拓宽频率捕获范围,同时将半速率鉴相器嵌入均衡器中,以降低功耗和成本。后仿真结果表明,在100 fF光电二极管的寄生电容条件下,接收前端最大增益达到66 dBΩ,25%带宽处的等效输入噪声电流为15.3 pA·Hz^(-1/2),光接收机灵敏度为-14.5 dBm。当电源电压为1.2 V时,光接收机的整体功耗为181.1 mW。 展开更多
关键词 光接收机前端 判决反馈均衡器 时钟数据恢复电路 无参考时钟 嵌入式鉴相器
下载PDF
一种应用于软件定义互连系统的多协议SerDes电路 被引量：4
17
作者 李沛杰 沈剑良 +3 位作者 苑红晓 王永胜 夏云飞 张传波 《电子学报》 EI CAS CSCD 北大核心 2021年第4期817-823,共7页
为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625~10.3125Gbps多协议SerDes电路结构.该电路采用统一架构实现不同协议的规范需求,通过一种1×QPLL+4×Lane PLL的时钟结构实现宽频点和低抖动的时钟输出,通过... 为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625~10.3125Gbps多协议SerDes电路结构.该电路采用统一架构实现不同协议的规范需求,通过一种1×QPLL+4×Lane PLL的时钟结构实现宽频点和低抖动的时钟输出,通过可编程的发送端前向反馈均衡器和接收端线性均衡器和判决反馈均衡器电路,实现最大32dB的插损补偿.测试结果表明,所设计的SerDes电路在10.3125Gbps速率下发送总抖动为21.2ps,随机抖动均方根值为633.7fs,最大功耗29.33mW/Gbps,发送端眼图和接收端抖动容限及误码率均能够满足FC-PI-4,RapidIO 3.0,10GBase-KR,1000Base-X的协议规范要求. 展开更多
关键词 软件定义互连 SERDES 时钟数据恢复 锁相环 高速串行收发器 数模混合电路
下载PDF
基于FPGA的XG-PON OLT侧上行BCDR实现 被引量：1
18
作者 陈荣观 陈传前 《电声技术》 2022年第9期117-122,共6页
在10 Gb·s^(-1)无源光网络(10-Gigabit-capable Passive Optical Network,XG-PON)应用中,满足新标准和产品及时面市的要求非常重要,但是更需要降低系统成本和功耗。在无源光网络(Passive Optical Network,PON)环境中,突发时钟数据... 在10 Gb·s^(-1)无源光网络(10-Gigabit-capable Passive Optical Network,XG-PON)应用中,满足新标准和产品及时面市的要求非常重要,但是更需要降低系统成本和功耗。在无源光网络(Passive Optical Network,PON)环境中,突发时钟数据恢复(Burst Clock Data Recovery,BCDR)是关键的光线路终端(Optical Line Termination,OLT)组件,它的效率直接影响PON线路的上行效率。迄今为止,国产现场可编程门阵列(Field-Programmable Gate Array,FPGA)还没有集成BCDR的解决方案。对此,提出一种基于收发器的FPGA,采用全同步过采样技术,实现XG-PON BCDR。该方案符合ITU-T G.987和ITU-T G.989标准,可以移植到没有集成BCDR的FPGA中,降低系统成本和功耗。 展开更多
关键词 现场可编程门阵列(FPGA) 10 Gb·s^(-1)无源光网络(XG-PON) 突发时钟数据恢复(BCDR) 光线路终端(OLT)
下载PDF
基于FPGA的超光谱成像仪数据采集系统设计 被引量：2
19
作者 何海波 谢惜惜 +1 位作者 王跃明 刘银年 《科学技术与工程》 2008年第12期3309-3312,3316,共5页
基于FPGA设计了一套数据采集系统,实现某超光谱成像仪研制过程中的光谱图像数据的采集、传输、显示与存储。该设计综合应用了FPGA、USB、LVDS、时钟数据恢复、8B/10B编码、乒乓缓存等技术,具有高速率、低功耗、小型化和轻量化等特点,对... 基于FPGA设计了一套数据采集系统,实现某超光谱成像仪研制过程中的光谱图像数据的采集、传输、显示与存储。该设计综合应用了FPGA、USB、LVDS、时钟数据恢复、8B/10B编码、乒乓缓存等技术,具有高速率、低功耗、小型化和轻量化等特点,对类似数据采集系统的设计具有参考和借鉴意义。 展开更多
关键词 超光谱成像仪 数据采集 FPGA CY7C68013A 时钟数据恢复(CDR)
下载PDF
面向超高清微显示器的20Gbps低抖动CDR设计
20
作者 吴浩 季渊 +1 位作者 郑志杰 穆廷洲 《固体电子学研究与进展》 CAS 北大核心 2022年第4期323-328,共6页
针对超高清硅基微显示器对接口电路高信号带宽的要求,设计了一款20 Gbps的双环路低抖动时钟数据恢复电路。该电路工作在锁频环路时,锁定检测器控制电荷泵电流逐步减小,有效降低控制电压纹波,并采用LDO镜像结构抑制环形压控振荡器电源纹... 针对超高清硅基微显示器对接口电路高信号带宽的要求,设计了一款20 Gbps的双环路低抖动时钟数据恢复电路。该电路工作在锁频环路时,锁定检测器控制电荷泵电流逐步减小,有效降低控制电压纹波,并采用LDO镜像结构抑制环形压控振荡器电源纹波及不同电源节点间的纹波串扰,减少环路噪声。测试结果表明,提出的微显示器架构和设计的CDR电路可实际应用于超高清硅基OLED微显示器,恢复出的20 Gbps数据峰峰值抖动为36.8 ps,捕获范围为17.4~21.7 GHz,功耗为43 mW。 展开更多
关键词 微显示器 时钟数据恢复电路 电源纹波 低抖动
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 5 下一页 到第 页
使用帮助 返回顶部