期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
一种用于10位100 MSPS流水线A/D转换器的CMOS线性采样开关 被引量:3
1
作者 唐林 杨谟华 +2 位作者 于奇 宁宁 梅丁蕾 《微电子学》 CAS CSCD 北大核心 2005年第2期199-202,共4页
 分析了影响CMOS模拟开关性能的主要因素,针对10位100MHz采样频率A/D转换器对输入信号动态特性的要求,设计了一种适合在3.3V电源电压下工作的CMOS全差分自举开关采样电路。基于0.35μm标准CMOS数模混合工艺,在Cadence环境下采用Hspice...  分析了影响CMOS模拟开关性能的主要因素,针对10位100MHz采样频率A/D转换器对输入信号动态特性的要求,设计了一种适合在3.3V电源电压下工作的CMOS全差分自举开关采样电路。基于0.35μm标准CMOS数模混合工艺,在Cadence环境下采用Hspice对电路进行了模拟。模拟结果显示,其无杂散动态范围达到95dB,满足了A/D转换器采样保持电路对输入信号高动态范围的要求,也保证了电路的可靠性。 展开更多
关键词 CMOS A/D转换器 模拟开关 自举开关 电荷注入效应 全差分
下载PDF
一种全差分CMO S采样/保持电路
2
作者 陈海燕 肖坤光 +2 位作者 张正璠 周平 张红 《微电子学》 CAS CSCD 北大核心 2005年第6期673-676,共4页
文章对影响采样/保持电路精度的电荷注入效应和时钟馈通效应进行了分析,提出了一种全差分CMOS采样/保持电路的设计方案,有效地消除了电荷注入效应误差和时钟馈通误差,极大地减小了其非线性误差,并保证了较高的精度。设计的电路采用TSMC ... 文章对影响采样/保持电路精度的电荷注入效应和时钟馈通效应进行了分析,提出了一种全差分CMOS采样/保持电路的设计方案,有效地消除了电荷注入效应误差和时钟馈通误差,极大地减小了其非线性误差,并保证了较高的精度。设计的电路采用TSMC 0.35μm CMOS工艺提供的PDK,在Cadence SpectreS环境下进行仿真验证。测试结果表明,电路信噪比达-81 dB,积分非线性为±0.25 LSB。该电路已运用到一种高速高精度A/D转换器中,性能良好。 展开更多
关键词 CMOS 采样/保持放大器 A/D转换器 电荷注入效应 时钟馈通效应
下载PDF
12电极ECT测量电路设计 被引量:1
3
作者 苏祥芳 潘敏 +2 位作者 卢振陶 黄乐新 王延平 《武汉大学学报(自然科学版)》 CSCD 1997年第5期661-666,共6页
介绍了12电极ECT成像系统测量的原理及设计.研制了一种高频抗杂散电容的充电转换差分放大探测电路,并设计出与12电极相配合、数据稳定、高分辨的一套控制时序,较好的实现了低漂移、高灵敏度及低噪声的测量.
关键词 噪声 数据捕获率 电容层析成像 测量电路 设计
下载PDF
一种高速高精度的开环CMOS采样保持电路
4
作者 唐小丽 段吉海 +1 位作者 徐卫林 向指航 《桂林电子科技大学学报》 2016年第2期99-103,共5页
针对开关随输入信号幅度变化而导致的非线性,提出了一种基于栅压自举开关、带辅助电容的开环采样保持电路。电路采用双电容采样来消除电荷注入效应,并使用栅压自举开关代替传统双电容结构的输入开关,降低了输入开关的导通电阻,使得导通... 针对开关随输入信号幅度变化而导致的非线性,提出了一种基于栅压自举开关、带辅助电容的开环采样保持电路。电路采用双电容采样来消除电荷注入效应,并使用栅压自举开关代替传统双电容结构的输入开关,降低了输入开关的导通电阻,使得导通电阻与输入信号幅度无关,提高了电路的线性度。基于SMIC 0.18μm CMOS工艺的设计仿真结果表明,在电源电压为1.8V,输入信号频率为40 MHz,采样频率为500 MHz时,改进后的电路无杂散动态范围为92.49dB,信噪比为124.29dB,有效位数达14.98位。 展开更多
关键词 采样保持电路 辅助电容 电荷注入效应 自举开关
下载PDF
基于单片机的模拟开关时序设计与仿真
5
作者 郭海霞 左月明 《微型机与应用》 2011年第2期51-54,57,共5页
为了有效解决微电容测量电路中的电荷注入效应,基于单片机设计合理的开关时序电路,并采用Proteus和Keil软件进行仿真,结果证明了整个系统的程序设计与外围电路的正确性,提高了调试效率。
关键词 单片机 电子开关 电荷注入效应 时序设计仿真
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部