期刊文献+
共找到62篇文章
< 1 2 4 >
每页显示 20 50 100
高性能折叠式共源共栅运算放大器的设计 被引量:12
1
作者 朱治鼎 彭晓宏 +1 位作者 吕本强 李晓庆 《微电子学》 CAS CSCD 北大核心 2012年第2期146-149,共4页
折叠式共源共栅结构能够提供足够高的增益,并且能够增大带宽、提高共模抑制比和电源电压抑制比。基于Chartered 0.35μm工艺,设计了一种折叠式共源共栅结构的差分输入运算放大器,给出了整个电路结构。Spectre仿真结果表明,该电路在3.3V... 折叠式共源共栅结构能够提供足够高的增益,并且能够增大带宽、提高共模抑制比和电源电压抑制比。基于Chartered 0.35μm工艺,设计了一种折叠式共源共栅结构的差分输入运算放大器,给出了整个电路结构。Spectre仿真结果表明,该电路在3.3V电源电压下直流开环增益为121.5dB、单位增益带宽为12MHz、相位裕度为61.4°、共模抑制比为130.1dB、电源电压抑制比为105dB,达到了预期的设计目标。 展开更多
关键词 折叠式共源共栅 运算放大器 模拟集成电路
下载PDF
高性能全差分运算放大器设计 被引量:6
2
作者 唐宁 杨秋玉 翟江辉 《微电子学》 CAS CSCD 北大核心 2011年第5期636-639,共4页
为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,... 为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,共模抑制比为323.24dB,相位裕度为46°。该运放可以运用于低压电路、高精度A/D转换器等。 展开更多
关键词 折叠共源共栅 全差分 运算放大器 共模反馈
下载PDF
D波段功率放大器设计 被引量:3
3
作者 刘杰 张健 +2 位作者 蒋均 田遥岭 邓贤进 《强激光与粒子束》 EI CAS CSCD 北大核心 2016年第2期88-91,共4页
基于0.13μmSiGe BiCMOS工艺,研究和设计了一种D波段功率放大器芯片.该放大器芯片用了四个功率放大器单元和两个T型结网络构成.功率放大器单元采用了三级的cascode电路结构.低损耗的片上T型结网络既能起到片上功率合成/分配的功能,又能... 基于0.13μmSiGe BiCMOS工艺,研究和设计了一种D波段功率放大器芯片.该放大器芯片用了四个功率放大器单元和两个T型结网络构成.功率放大器单元采用了三级的cascode电路结构.低损耗的片上T型结网络既能起到片上功率合成/分配的功能,又能对输入输出进行阻抗匹配.对电路结构进行了设计、流片验证和测试.采用微组装工艺将该芯片封装成为波导模块.小信号测试结果表明:该功放芯片工作频率为125-150GHz,最高增益在131GHz为21dB,最低增益在150GHz为17dB,通带内S22小于-7dB,S11小于-10dB.大信号测试结果表明:该功放模块在128-146GHz带内输出功率都大于13dBm,在139GHz时,具有最高输出功率为13.6dBm,且1dB压缩功率为12.9dBm. 展开更多
关键词 D波段 功率放大器 太赫兹集成电路 SiGeBiCMOS cascode
下载PDF
一种基于共模负反馈的高性能运算放大器的设计 被引量:4
4
作者 范凯鑫 徐光辉 +1 位作者 徐勇 张开礼 《通信技术》 2016年第2期243-246,共4页
设计了一种基于CSMC 0.25μm CMOS工艺的高性能全差分输入的折叠式共源共栅运算放大器电路。该电路由折叠式共源共栅运放模块、差分输出模块与共模负反馈模块组成,具有单位增益带宽高、稳定性好、开环增益大等优点。通过Cadance对此电... 设计了一种基于CSMC 0.25μm CMOS工艺的高性能全差分输入的折叠式共源共栅运算放大器电路。该电路由折叠式共源共栅运放模块、差分输出模块与共模负反馈模块组成,具有单位增益带宽高、稳定性好、开环增益大等优点。通过Cadance对此电路进行进一步的设计优化与仿真,表明该电路在5 V电源电压下,直流开环增益为115 d B、单位增益带宽为30 MHz、共模抑制比为185 d B、相位裕度为66°,达到了预期的设计目标。 展开更多
关键词 折叠式共源共栅 共模负反馈 运算放大器 CMOS工艺
下载PDF
0.1~4GHz达林顿-共射共基结构的增益模块 被引量:4
5
作者 丁华锋 严维敏 +2 位作者 王钟 胡善文 高怀 《电讯技术》 北大核心 2010年第11期80-84,共5页
提出了一种新型电路拓扑结构的增益模块,该增益模块为达林顿-共射共基结构,对其工作原理进行了分析。基于AWR Microwave Office软件的仿真结果表明:达林顿晶体管共射放大电路具有较强的电流放大能力,能有效提高增益;共基放大电路能抑... 提出了一种新型电路拓扑结构的增益模块,该增益模块为达林顿-共射共基结构,对其工作原理进行了分析。基于AWR Microwave Office软件的仿真结果表明:达林顿晶体管共射放大电路具有较强的电流放大能力,能有效提高增益;共基放大电路能抑制电路密勒效应,改善电路高频响应。设计了增益模块的版图,用2μm InGaP/GaAs HBT工艺成功流片,测试结果表明:在0.14 GHz频率范围内,该增益模块最大增益为25 dB,最小增益大于13.5 dB,在900 MHz工作频率时,该增益模块的P1dB为20 dBm。 展开更多
关键词 发射机 达林顿结构 共射共基 负反馈 放大器 增益模块
下载PDF
一种高性能CMOS二级运算放大器的设计
6
作者 邓鸿添 蔡佳奎 +1 位作者 徐铫峰 金豫浙 《中国集成电路》 2024年第7期50-56,共7页
基于0.18μm标准CMOS工艺设计了一款高性能的二级运算放大器,输入级采用pmos差分对输入的折叠式共源共栅结构,输出级采用共源级结构,两者级联实现双端输入单端输出;整个电路由带隙基准源提供稳定的偏置。在1.8V工作电压和0.9V共模电压... 基于0.18μm标准CMOS工艺设计了一款高性能的二级运算放大器,输入级采用pmos差分对输入的折叠式共源共栅结构,输出级采用共源级结构,两者级联实现双端输入单端输出;整个电路由带隙基准源提供稳定的偏置。在1.8V工作电压和0.9V共模电压下进行仿真,该运放静态功耗为1.37mW,开环直流增益为117.36dB,相位裕度为77.73°,单位增益带宽100.4MHz(负载电容2pF),压摆率为51.24V/μs,共模抑制比为109.41dB,负电源抑制比为123.58dB,版图面积为180μm×253.5μm。仿真结果表明本文设计的电路结构稳定,性能优越。 展开更多
关键词 折叠式共源共栅 带隙基准 高增益 运算放大器
下载PDF
一种折叠式共源共栅运算放大器的准确设计方法 被引量:2
7
作者 王嘉奇 吕高崇 郭裕顺 《电子科技》 2023年第3期50-54,68,共6页
传统折叠式共源共栅放大器的人工设计流程只能得到近似的设计结果,优化方法获得的结果较好,但需耗费大量计算。文中针对这类放大器,给出了一种准确设计方法。通过SPICE仿真弥补传统设计流程各性能指标解析近似产生的误差,同时采用基于B... 传统折叠式共源共栅放大器的人工设计流程只能得到近似的设计结果,优化方法获得的结果较好,但需耗费大量计算。文中针对这类放大器,给出了一种准确设计方法。通过SPICE仿真弥补传统设计流程各性能指标解析近似产生的误差,同时采用基于BSIM模型的器件尺寸计算,反复执行这一设计流程,消除了传统设计过程存在的误差,得到准确的设计结果。文中所提方法相较于传统人工方法更精确,避免了设计时的反复调试;与优化方法相比,虽仍要通过一个迭代过程,但因收敛较快,故计算量较小。文中以0.18μm与90 nm实际工艺库下的电路设计为例,给出了仿真设计结果,证明了所提方法的正确性与有效性。 展开更多
关键词 模拟IC设计 运算放大器 模拟设计自动化 电路优化设计 器件尺寸 BSIM模型 共源共栅放大器 迭代设计方法
下载PDF
基于65nm工艺的E类功率放大器设计 被引量:1
8
作者 任建 郭国发 +1 位作者 张本全 郑艳娜 《微处理机》 2022年第3期1-3,共3页
为进一步提高射频功率放大器的效率与增益性能,设计一种工作在5GHz频率上的E类功率放大器。设计采用三级级联的D类功率放大器作为驱动级放大器,并包含一个工作在E类状态的cascode结构功率放大器,对负载回路进行负载牵引匹配优化。通过... 为进一步提高射频功率放大器的效率与增益性能,设计一种工作在5GHz频率上的E类功率放大器。设计采用三级级联的D类功率放大器作为驱动级放大器,并包含一个工作在E类状态的cascode结构功率放大器,对负载回路进行负载牵引匹配优化。通过理论分析,使用Cadence软件Spectre对设计结构展开仿真。仿真结果得到器件在5 GHz及1.6 GHz~5.5 GHz区间的增益数据,证实设计具有很好的平坦度,同时得到功率附加效率、饱和输出功率的数值,证明其具有较好的线性度。本设计在5G通信技术领域具有重要应用及研究价值。 展开更多
关键词 E类功率放大器 cascode结构 驱动级放大器 功率附加效率 饱和输出功率
下载PDF
High-Gm Differential Regulated Cascode Transimpedance Amplifier 被引量:1
9
作者 谢生 陶希子 +2 位作者 毛陆虹 高谦 吴思聪 《Transactions of Tianjin University》 EI CAS 2016年第4期345-351,共7页
A differential cross-coupled regulated cascode(RGC)transimpedance amplifier(TIA)is proposed. The theory of multi-stage common-source(CS) configuration as an auxiliary amplifier to enhance the bandwidth and output impe... A differential cross-coupled regulated cascode(RGC)transimpedance amplifier(TIA)is proposed. The theory of multi-stage common-source(CS) configuration as an auxiliary amplifier to enhance the bandwidth and output impedance of RGC topology is analyzed. Additionally, negative Miller capacitance and shunt active inductor compensation are exploited to further expand the bandwidth. The proposed RGC TIA is simulated based on UMC 0.18 μm standard CMOS process. The simulation results demonstrate that the proposed TIA has a high transimpedance of 60.5 d B?, and a-3 d B bandwidth of 5.4 GHz is achieved for 0.5 p F input capacitance. The average equivalent input noise current spectral density is about 20 p A/Hz^(1/2) in the interested frequency, and the TIA consumes 20 m W DC power under 1.8 V supply voltage. The voltage swing is 460 m V pp, and the saturation input current is 500 μA. 展开更多
关键词 transimpedance amplifier regulated cascode cross-coupled shunt active inductor
下载PDF
A 58-dBΩ20-Gb/s inverter-based cascode transimpedance amplifier for optical communications 被引量:3
10
作者 Quan Pan Xiongshi Luo 《Journal of Semiconductors》 EI CAS CSCD 2022年第1期53-58,共6页
This work presents a high-gain broadband inverter-based cascode transimpedance amplifier fabricated in a 65-nm CMOS process.Multiple bandwidth enhancement techniques,including input bonding wire,input series on-chip i... This work presents a high-gain broadband inverter-based cascode transimpedance amplifier fabricated in a 65-nm CMOS process.Multiple bandwidth enhancement techniques,including input bonding wire,input series on-chip inductive peak-ing and negative capacitance compensation,are adopted to overcome the large off-chip photodiode capacitive loading and the miller capacitance of the input device,achieving an overall bandwidth enhancement ratio of 8.5.The electrical measure-ment shows TIA achieves 58 dBΩup to 12.7 GHz with a 180-fF off-chip photodetector.The optical measurement demonstrates a clear open eye of 20 Gb/s.The TIA dissipates 4 mW from a 1.2-V supply voltage. 展开更多
关键词 bandwidth enhancement CMOS optical receiver cascode inductive peaking negative capacitance transimpedance amplifier(TIA)
下载PDF
共源共栅两级运放的三种补偿结构分析和比较 被引量:3
11
作者 胡利志 乔明 《电子与封装》 2014年第7期19-22,共4页
提出了三种应用于两级CMOS运算放大器的米勒电容补偿结构,分析了三种结构的小信号等效电路,得到传递函数和零点、极点的位置,以此分析和实现三种结构的频率补偿。其中两种共源共栅米勒补偿结构与直接米勒补偿结构相比,能用更小的芯片面... 提出了三种应用于两级CMOS运算放大器的米勒电容补偿结构,分析了三种结构的小信号等效电路,得到传递函数和零点、极点的位置,以此分析和实现三种结构的频率补偿。其中两种共源共栅米勒补偿结构与直接米勒补偿结构相比,能用更小的芯片面积实现更优的运放性能,得到更大的单位增益带宽积和相位裕度,实现更好的频率特性。通过使用0.18μm CMOS工艺对电路进行仿真,结果验证了共源共栅米勒补偿技术的优越性。 展开更多
关键词 米勒补偿 共源共栅 运算放大器
下载PDF
高性能AB类折叠共源共栅CMOS放大器设计 被引量:3
12
作者 宁宁 倪春晓 +4 位作者 李靖 宋文青 朱波 徐双恒 郑杰 《微电子学》 CAS CSCD 北大核心 2013年第3期333-336,共4页
设计了一种高性能AB类折叠共源共栅CMOS音频放大器。该放大器的输入级采用折叠共源共栅结构,可以优化输入共模范围,提高增益;输出级采用AB类推挽结构,实现了全摆幅输出。基于65nm/2.5VCMOS工艺,对整个电路进行Hspice仿真。结果表明,设... 设计了一种高性能AB类折叠共源共栅CMOS音频放大器。该放大器的输入级采用折叠共源共栅结构,可以优化输入共模范围,提高增益;输出级采用AB类推挽结构,实现了全摆幅输出。基于65nm/2.5VCMOS工艺,对整个电路进行Hspice仿真。结果表明,设计的放大器开环增益为140dB,电源抑制比为138dB,共模抑制比为117dB,总谐波失真为-113dB。该放大器已被应用于音频Σ-ΔA/D转换器的设计中。 展开更多
关键词 AB类 折叠共源共栅 音频放大器 A D转换器
下载PDF
基于0.18μm CMOS工艺的2.4/5.2GHz双频段LNA的设计 被引量:2
13
作者 景一欧 李勇 +2 位作者 赖宗声 孙玲 景为平 《电子器件》 CAS 2007年第4期1144-1147,共4页
采用0.18μm CMOS工艺,实现了双频段低噪声放大器设计.通过射频选择开关,电路可以分别工作在无线局域网标准802.11g规定的2.4 GHz和802.11a规定的5.2 GHz频段.该低噪声放大器为共源共栅结构,设计中采用了噪声阻抗和输入阻抗同时匹配的... 采用0.18μm CMOS工艺,实现了双频段低噪声放大器设计.通过射频选择开关,电路可以分别工作在无线局域网标准802.11g规定的2.4 GHz和802.11a规定的5.2 GHz频段.该低噪声放大器为共源共栅结构,设计中采用了噪声阻抗和输入阻抗同时匹配的噪声优化技术.电路仿真结果表明:在2.4 GHz频段电路线性增益为15.4 dB,噪声系数为2.3 dB,1 dB压缩点为-12.5 dBm,IIP3为-4.7 dBm;5.2 GHz频段线性增益为12.5 dB,噪声系数为2.9 dB,1 dB压缩点为-11.3dBm,IIP3为-5.5 dBm. 展开更多
关键词 低噪声放大器 共源共栅结构 双频段 射频开关 阻抗匹配
下载PDF
一种提高GaAs HBT放大器增益带宽积的技术 被引量:1
14
作者 李杰 胡善文 +1 位作者 张晓东 高怀 《固体电子学研究与进展》 CAS CSCD 北大核心 2009年第3期360-363,共4页
提出了一种提高GaAsHBT共射共基宽带放大器增益带宽积的技术,给出了一种宽带补偿的改进型共射共基宽带增益单元。小信号分析表明:在相同半导体工艺条件下,基于这种改进型电路结构的放大器具有更高的增益带宽积。采用2μmInGaP/GaAsHBT... 提出了一种提高GaAsHBT共射共基宽带放大器增益带宽积的技术,给出了一种宽带补偿的改进型共射共基宽带增益单元。小信号分析表明:在相同半导体工艺条件下,基于这种改进型电路结构的放大器具有更高的增益带宽积。采用2μmInGaP/GaAsHBT晶体管工艺,分别设计了无高频损耗补偿和具有高频损耗补偿电路的共射共基放大器,并成功流片,在同样测试条件下,新的增益单元其增益带宽积达到了原来的近400%。 展开更多
关键词 宽带放大器 补偿 增益单元 共射共基放大器
下载PDF
0.1~40 GHz GaAs MMIC超宽带行波放大器的研制
15
作者 崔亮 张忠山 杨楠 《通信电源技术》 2020年第12期19-21,24,共4页
介绍了一款0.1~40 GHz频率范围内的GaAs微波单片集成电路(Microwave Monolithic Integrated Circuit)行波放大器(Distribute Amplifier)芯片。该芯片带有检波功能,电路设计采用九级cascode结构达到所需的输出功率和增益等。设计中,共栅... 介绍了一款0.1~40 GHz频率范围内的GaAs微波单片集成电路(Microwave Monolithic Integrated Circuit)行波放大器(Distribute Amplifier)芯片。该芯片带有检波功能,电路设计采用九级cascode结构达到所需的输出功率和增益等。设计中,共栅管的栅极偏置线上加入多个旁路电容用来拓展低频带宽,漏极输出端并联一个接地的小电容用来提高高频的稳定性。采用ADS软件优化仿真全部电路,装配测试表明:在7 V工作电压下,放大器静态电流为200 mA,增益为19 dB,增益平坦度为±1 dB;在20 GHz处,1 dB增益压缩点输出功率24 dBm。此外,芯片尺寸为2.4×1.0 mm^2。 展开更多
关键词 cascode 行波 超宽带 放大器
下载PDF
2.4 GHz SiGe HBT E类高功率放大器
16
作者 尤云霞 陈岚 +2 位作者 王海永 吴玉平 吕志强 《电子器件》 CAS 北大核心 2014年第2期235-239,共5页
针对无线通信飞速发展对高功率和高效率功率放大器的需求,提出了一种Cascode结构的2.4 GHz E类高功率放大器。它采用单端接地和单级放大的电路形式。基于国内新研制的0.18μm SiGe BiCMOS工艺,实现了片内全集成,包括输入与输出匹配网络... 针对无线通信飞速发展对高功率和高效率功率放大器的需求,提出了一种Cascode结构的2.4 GHz E类高功率放大器。它采用单端接地和单级放大的电路形式。基于国内新研制的0.18μm SiGe BiCMOS工艺,实现了片内全集成,包括输入与输出匹配网络,具有结构简单、高集成度等特点。同时,考虑了器件的击穿电压,高电流下的电迁移和高功率的稳定性等问题,并进行了优化设计。结果表明,在10 V电源电压时,放大器的输出功率高达30 dBm,效率PAE为39.69%,最大功率增益达14 dB。 展开更多
关键词 功率放大器 E类 cascode结构 功率器件
下载PDF
补偿网络对Cascode结构放大器线性度的改善
17
作者 张晓东 王钟 +2 位作者 高怀 程建春 吴浩东 《南京大学学报(自然科学版)》 CAS CSCD 北大核心 2012年第5期671-676,共6页
宽带功率放大器是现代多频段无线通信系统中的关键器件.Cascode结构由于其良好的带宽特性以及输出阻抗特性,被广泛应用在宽带功率放大器的设计当中.带宽和线性是宽带功率放大器的重要指标.通常用RLC补偿网络可以增加Cascode结构功率放... 宽带功率放大器是现代多频段无线通信系统中的关键器件.Cascode结构由于其良好的带宽特性以及输出阻抗特性,被广泛应用在宽带功率放大器的设计当中.带宽和线性是宽带功率放大器的重要指标.通常用RLC补偿网络可以增加Cascode结构功率放大器的带宽.本文提出通过选择合适的RLC补偿网络电路参数,使得晶体管处于良好的工作状态,可以实现在增加Cascode放大器带宽的同时,改善其线性度.从电路原理上分析了——补偿网络改善功率放大器非线性的原因,并利用Volterra级数方法计算了三阶交调截止点(IP3),证实了IP3可以改善3dB±.采用2μm InGaP/GaAs HBT半导体工艺流片后,测试结果表明,其3dB工作宽带扩展了1GHz(带宽从1.5GHz扩展到2.5GHz),IP3改善了3dB,与计算结果非常一致. 展开更多
关键词 补偿网络 cascode放大器 线性度 VOLTERRA SERIES
下载PDF
一种含BJT缓冲级的高性能运算放大器的设计 被引量:1
18
作者 薛晓磊 吴勃庆 《通信电源技术》 2017年第4期161-162,共2页
与普通两级差分运算放大器相比,折叠式共源共栅运放能够提供高增益、共模抑制比、电源抑制比,还能够提高带宽。基于0.35μm BCD工艺设计了一种折叠式共源共栅差分运放,要求电源电压为3.3 V^5.5 V,仿真结果表明,该电路在3.3 V电源下,各... 与普通两级差分运算放大器相比,折叠式共源共栅运放能够提供高增益、共模抑制比、电源抑制比,还能够提高带宽。基于0.35μm BCD工艺设计了一种折叠式共源共栅差分运放,要求电源电压为3.3 V^5.5 V,仿真结果表明,该电路在3.3 V电源下,各指标都满足了设计要求。 展开更多
关键词 折叠式共源共栅 运算放大器 BCD工艺
下载PDF
高增益轨对轨运算放大器的设计实现 被引量:1
19
作者 刘敏侠 田泽 邵刚 《计算机技术与发展》 2013年第8期152-156,共5页
为提高运放性能和增大输入输出信号动态范围,往往采用轨对轨输入输出结构的运放。介绍了一款基于0.35um CMOS工艺设计的恒定跨导轨对轨输入/输出运算放大器,不同于传统的输入结构,该电路采用了一种改进的输入结构和CLASS AB输出结构,两... 为提高运放性能和增大输入输出信号动态范围,往往采用轨对轨输入输出结构的运放。介绍了一款基于0.35um CMOS工艺设计的恒定跨导轨对轨输入/输出运算放大器,不同于传统的输入结构,该电路采用了一种改进的输入结构和CLASS AB输出结构,两级的折叠共源共栅运放,其输入和输出均能工作在轨对轨的范围内。仿真结果表明该电路在整个共模电平范围内直流增益大于90dB,输出摆幅可达到100mV^vdd-100mV,功耗仅为300uW。电路结构简单紧凑,实现了在整个共模电平范围内的高增益,可广泛应用于精密放大领域。 展开更多
关键词 轨对轨 增益 共源共栅 运算放大器
下载PDF
共源共栅CMOS运算放大器的分析与设计
20
作者 林长贵 罗晋生 《微电子学》 CAS CSCD 1990年第4期1-6,共6页
本文描述了一个共源共栅差分输入级、电流镜偏置输出级结构的两级CMOS运放,它对常规运放的电源电压抑制比、增益、输出驱动能力、噪声、失调等有显著的改善。文中对运放的工作原理及设计技术等进行了详细的叙述,并采用标准CMOS工艺进行... 本文描述了一个共源共栅差分输入级、电流镜偏置输出级结构的两级CMOS运放,它对常规运放的电源电压抑制比、增益、输出驱动能力、噪声、失调等有显著的改善。文中对运放的工作原理及设计技术等进行了详细的叙述,并采用标准CMOS工艺进行了投片试制和采用SPICE进行了电路模拟。结果令人满意,达到了设计指标,证明了设计理论的正确性。该运放已成功地应用于开关电容滤波器芯片的制造。 展开更多
关键词 共源 CMOS 运算放大器 设计
下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部