期刊文献+
共找到12篇文章
< 1 >
每页显示 20 50 100
多核处理器Cache一致性协议关键技术研究 被引量:5
1
作者 黄安文 张民选 《计算机工程与科学》 CSCD 北大核心 2009年第A01期104-108,共5页
多核处理器规模的不断扩大和核间通信机制的日益复杂,使得Cache一致性维护变得更加困难。本文从多核处理器Cache一致性问题的产生背景出发,分析监听协议、目录协议、Token协议和Hammer协议的实现机制以及在多核环境中的优缺点,分别从一... 多核处理器规模的不断扩大和核间通信机制的日益复杂,使得Cache一致性维护变得更加困难。本文从多核处理器Cache一致性问题的产生背景出发,分析监听协议、目录协议、Token协议和Hammer协议的实现机制以及在多核环境中的优缺点,分别从一致性协议与片上互连结构协同设计、面向低功耗应用的协议优化策略、Cache一致性协议验证及容错机制等角度考虑,对未来多核处理器Cache一致性协议设计的发展趋势和技术挑战进行详细分析与讨论。 展开更多
关键词 cache一致性 片上互连 低功耗 验证 容错
下载PDF
存储体编译和布局协同的片上缓存设计方法
2
作者 刘必慰 熊琪 +1 位作者 杨茗 宋雨露 《国防科技大学学报》 EI CAS CSCD 北大核心 2024年第1期198-203,共6页
为了提高片上缓存的速度、降低面积和功耗,提出了一种存储体编译和布局协同的片上缓存设计方法。该方法基于存储体在芯片上的不同空间位置预估该存储体的时序余量,分别采用拆分/合并、尺寸调整、阈值替换和长宽比变形等多种配置参数穷... 为了提高片上缓存的速度、降低面积和功耗,提出了一种存储体编译和布局协同的片上缓存设计方法。该方法基于存储体在芯片上的不同空间位置预估该存储体的时序余量,分别采用拆分/合并、尺寸调整、阈值替换和长宽比变形等多种配置参数穷举组合进行存储体编译,根据时序余量选择最优的静态随机存取存储器存储体编译配置。将该方法与现有的物理设计步骤集成为一个完整的设计流程。实验结果表明,该方法能够降低约9.9%的功耗,同时缩短7.5%的关键路径延时。 展开更多
关键词 片上缓存 静态随机存取存储器 协同设计 低功耗
下载PDF
一种低功耗动态可重构cache算法的研究 被引量:3
3
作者 任小西 刘清 《计算机应用研究》 CSCD 北大核心 2013年第2期414-416,共3页
动态可重构cache算法根据指令时间数监测程序段的变化,确定容量调整。在程序段内,状态机根据平均访问时间对cache的访问进行预判,然后根据预判的结果确定当前程序段的cache结构。实验结果表明,此算法比传统四路组相联cache功耗降低61%,... 动态可重构cache算法根据指令时间数监测程序段的变化,确定容量调整。在程序段内,状态机根据平均访问时间对cache的访问进行预判,然后根据预判的结果确定当前程序段的cache结构。实验结果表明,此算法比传统四路组相联cache功耗降低61%,而性能损失只有2%左右。与已有算法相比,功耗和性能都得到进一步的提高。 展开更多
关键词 低功耗 可重构cache 程序段
下载PDF
一种增强的低功耗的嵌入式系统设计 被引量:1
4
作者 叶顺福 《现代计算机》 2009年第10期194-196,共3页
嵌入式系统片上Cache功耗是微处理器的功耗的最主要部分。提出新的低功耗技术,将FilterCache方法与LoopTable方法相结合,无需增加新的指令,不需要复杂的硬件结构,并可针对具体的应用程序对处理器系统结构进行定制。
关键词 嵌入式系统 功耗设计 cache功耗
下载PDF
一种改进的记录缓冲低功耗指令cache方案
5
作者 马志强 季振洲 胡铭曾 《江苏大学学报(自然科学版)》 EI CAS 北大核心 2010年第1期72-77,共6页
针对记录缓冲低功耗cache过滤大部分无效访问、降低功耗的同时无法降低静态功耗的问题,在记录缓冲基础上提出一种改进方案.设计了针对指令存储单元的状态控制电路,在相应的控制逻辑的驱动下自动将不常用的指令存储单元设置为休眠状态,... 针对记录缓冲低功耗cache过滤大部分无效访问、降低功耗的同时无法降低静态功耗的问题,在记录缓冲基础上提出一种改进方案.设计了针对指令存储单元的状态控制电路,在相应的控制逻辑的驱动下自动将不常用的指令存储单元设置为休眠状态,从而有效节省cache的静态功耗.为验证方案的有效性,采用10个SPEC2000标准测试程序进行仿真,并与传统缓冲cache在功耗、性能及面积上进行比较.结果表明该方案在牺牲少量性能和面积的基础上可有效节省指令cache的静态和动态功耗. 展开更多
关键词 cache 低功耗 静态功耗 动态功耗 缓冲器
下载PDF
一种基于Cache机制的低功耗Flash控制器设计 被引量:1
6
作者 连汉丽 陈亚南 +1 位作者 焦继业 雷水艳 《西安邮电大学学报》 2018年第1期70-73,共4页
为降低消费类电子产品中嵌入式Flash的读取功耗,设计了一种基于Cache机制的Flash控制器。将Cache机制引入Flash控制器中,运用控制变量的方法,分析了容量、关联度和行长与Cache命中率、微控制器功耗的关系,给出了Cache相应的参数。结果表... 为降低消费类电子产品中嵌入式Flash的读取功耗,设计了一种基于Cache机制的Flash控制器。将Cache机制引入Flash控制器中,运用控制变量的方法,分析了容量、关联度和行长与Cache命中率、微控制器功耗的关系,给出了Cache相应的参数。结果表明,容量选择1024字节、关联度和行长选择4字/1路模式时,Cache具有较高命中率,微控制器功耗的优化效果最为明显。 展开更多
关键词 嵌入式FLASH cache 低功耗 命中率
下载PDF
一种基于最远块对的低静态功耗指令Cache方案 被引量:1
7
作者 马志强 季振洲 胡铭曾 《高技术通讯》 CAS CSCD 北大核心 2007年第8期771-777,共7页
针对降低不断增加的片上Cache静态功耗的要求,提出了一种基于最远块对的低静态功耗指令Cache结构--FBPC.考虑到指令访问具有很好的时间和空间局部性,距离当前访问地址较远的指令在随后的一段时间内被访问的可能性不大.利用指令访问的特... 针对降低不断增加的片上Cache静态功耗的要求,提出了一种基于最远块对的低静态功耗指令Cache结构--FBPC.考虑到指令访问具有很好的时间和空间局部性,距离当前访问地址较远的指令在随后的一段时间内被访问的可能性不大.利用指令访问的特点,FBPC通过存储体的改造自动发现据当前访问最远的块对,并且将它们设置为休眠模式来减少静态功耗.对11个SPEC2000测试程序进行仿真的结果表明,该方案可以有效地降低指令Cache的静态功耗. 展开更多
关键词 静态功耗 指令cache 休眠模式
下载PDF
一种嵌入式系统的滑动Cache机制设计
8
作者 何青松 邓超 邱志 《单片机与嵌入式系统应用》 2015年第3期22-24,61,共4页
为了提高嵌入式系统中Cache的使用效率,针对不同类型的应用程序对指令和数据Cache的容量实时需求不同,提出一种滑动Cache组织方案。均衡考虑指令和数据Cache需求,动态地调整一级Cache的容量和配置。采用滑动Cache结构,不但降低了一级Ca... 为了提高嵌入式系统中Cache的使用效率,针对不同类型的应用程序对指令和数据Cache的容量实时需求不同,提出一种滑动Cache组织方案。均衡考虑指令和数据Cache需求,动态地调整一级Cache的容量和配置。采用滑动Cache结构,不但降低了一级Cache的动态和静态泄漏功耗,而且还降低了整个处理器的动态功耗。模拟仿真结果表明,该方案在有效降低Cache功耗的同时能够提高Cache的综合性能。 展开更多
关键词 滑动cache 可重构 低功耗
下载PDF
EBA-LRU-SEQ Data Cache Policy in DSP to Optimize the Power Consumption
9
作者 单悦尔 于宗光 《Tsinghua Science and Technology》 SCIE EI CAS 2011年第2期164-169,共6页
The power consumption by the data cache is important in DSP designs. This study presents an enhanced branch access LRU-SEQ (EBA-LRU-SEQ) policy for data caches in DSP designs to reduce the power consumption. The des... The power consumption by the data cache is important in DSP designs. This study presents an enhanced branch access LRU-SEQ (EBA-LRU-SEQ) policy for data caches in DSP designs to reduce the power consumption. The design is based on the LRU policy with embedded prefetch table to provide branch access. Tests show that the EBA-LRU-SEQ policy reduces the data cache power consumption to 54% of a system with no power control. 展开更多
关键词 enhanced branch access (EBA) LRU-SEQ cache power consumption prefetch table (PT)
原文传递
分离Cache的一种容量联合分配算法
10
作者 彭蔓蔓 郝玉艳 任小西 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2009年第12期79-83,共5页
在嵌入式处理器中,Cache的功耗所占的比重越来越大.针对不同类型的应用程序对指令Cache和数据Cache的容量实时需求不同,提出了一种新的容量联合分配算法,该算法可以均衡考虑程序运行时对指令Cache和数据Cache的实时需求,动态调整一级Ca... 在嵌入式处理器中,Cache的功耗所占的比重越来越大.针对不同类型的应用程序对指令Cache和数据Cache的容量实时需求不同,提出了一种新的容量联合分配算法,该算法可以均衡考虑程序运行时对指令Cache和数据Cache的实时需求,动态调整一级Cache的容量和配置,从而更有效地利用Cache资源.Mibench仿真结果表明,采用容量联合分配算法的分离Cache与传统分离Cache相比,平均能量消耗降低了29.10%,平均能量延迟积降低了33.38%. 展开更多
关键词 分离cache 功耗 能量延迟积 嵌入式系统
下载PDF
基于路访问轨迹的指令高速缓存低功耗策略
11
作者 冷冰 严晓浪 +1 位作者 孟建熠 葛海通 《传感器与微系统》 CSCD 北大核心 2012年第9期14-17,共4页
现代嵌入式处理器中指令高速缓存的功耗十分显著,对此提出一种基于路访问轨迹的组相联指令高速缓存的低功耗策略,利用改进的指令高速缓存和转移目标缓存建立和维护运行时指令高速缓存的路访问轨迹来减少指令高速缓存命中检测及无关路访... 现代嵌入式处理器中指令高速缓存的功耗十分显著,对此提出一种基于路访问轨迹的组相联指令高速缓存的低功耗策略,利用改进的指令高速缓存和转移目标缓存建立和维护运行时指令高速缓存的路访问轨迹来减少指令高速缓存命中检测及无关路访问。进一步提出了基于跨行访问前驱指针、转移前驱状态、转移前驱指针及转移目标索引的路访问轨迹信息维护策略用以降低信息重建的频度,从而更有效地利用已建立的路访问轨迹信息。实验结果表明:采用优化后的路访问轨迹策略的指令高速缓存的标志存储器访问和数据存储器访问分别降低到传统指令高速缓存的3.60%和27.70%。 展开更多
关键词 路访问轨迹 指令高速缓存 转移目标缓存 低功耗
下载PDF
基于流量预测的低功耗有损网络节点缓存系统设计 被引量:1
12
作者 任立胜 陈红红 郭艳光 《现代电子技术》 2021年第19期35-38,共4页
为缩短因Internet用户数量递增而造成的网络固有延迟,实现对流量数据信息的及时缓存处理,设计基于流量预测的低功耗有损网络节点缓存系统。以网络缓存拓扑框架作为基本数据依附条件,在按需连接通信协作器、文档替换器两类执行模块的同时... 为缩短因Internet用户数量递增而造成的网络固有延迟,实现对流量数据信息的及时缓存处理,设计基于流量预测的低功耗有损网络节点缓存系统。以网络缓存拓扑框架作为基本数据依附条件,在按需连接通信协作器、文档替换器两类执行模块的同时,完成节点缓存系统的硬件执行环境搭建。在此基础上,提出一致性哈希算法,通过多级服务器同步缓存的处理方式建立理想化的缓存置换策略,完成系统的软件执行环境搭建,结合相关硬件设备元件,实现基于流量预测低功耗有损网络节点缓存系统的顺利应用。对比实验结果表明,与传统系统相比,所设计系统的网络固有延迟水平更低,单位时间内可转存的流量数据信息总量更大,可有效解决因Internet用户数量递增造成的数据缓存处理不及时的问题。 展开更多
关键词 节点缓存 低功耗有损网络 流量预测 软件设计 同步缓存 缓存置换策略
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部