期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到6篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一款基于多处理器片上系统的动态自适应仲裁器 被引量：4
1
作者 徐懿 李丽 +3 位作者 杜高明 张宇昂 张冰 高明伦 《计算机研究与发展》 EI CSCD 北大核心 2008年第6期1085-1092,共8页
随着深亚微米工艺技术的发展,同一芯片上集成多个处理器得以实现.通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降.提出一款算法简单的动态自适应仲裁器.... 随着深亚微米工艺技术的发展,同一芯片上集成多个处理器得以实现.通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降.提出一款算法简单的动态自适应仲裁器.它可以自动调节各个处理器占据的总线带宽,避免饥饿现象.基于多处理器仿真平台的实验结果显示它比传统的仲裁器减少了68%的任务完成时间,缩短了78%的总线等待时间,并且能更好地控制各处理器的总线带宽. 展开更多
关键词 多处理器片上系统 动态自适应仲裁器 时分复用 lottery总线 总线带宽
下载PDF
一种基于openVPX的通用信号处理平台设计 被引量：3
2
作者 许烈华 《电讯技术》 北大核心 2012年第5期796-799,共4页
针对大总线带宽及高运算能力的应用需求,给出了一种新的信号处理平台的硬件设计方案。处理平台总体架构满足openVPX标准,采用LevelⅡ的RapidIO总线和双星型的RapidIO交换网络,利用高性能的DSP和FPGA处理芯片,处理平台的总线带宽可达到37... 针对大总线带宽及高运算能力的应用需求,给出了一种新的信号处理平台的硬件设计方案。处理平台总体架构满足openVPX标准,采用LevelⅡ的RapidIO总线和双星型的RapidIO交换网络,利用高性能的DSP和FPGA处理芯片,处理平台的总线带宽可达到37.8 Gbit/s。处理平台具有很强的灵活性和一定的通用性,且已在工程中成功应用。 展开更多
关键词 信号处理平台 交换网络 openVPX RAPIDIO 总线带宽 信号完整性
下载PDF
基于事件触发的航天器变周期控制方法研究 被引量：3
3
作者 孙帅 王磊 王志文 《空间控制技术与应用》 CSCD 北大核心 2018年第2期31-35,41,共6页
随着未来航天技术的发展对航天器自主性工作的要求越来越高,星上嵌入式系统所需处理的数据量也急剧增大.而如何在通信与计算资源约束下保证航天器性能就成为一个关键问题.本文基于事件触发控制方法,提出一种在保证控制性能前提下能够大... 随着未来航天技术的发展对航天器自主性工作的要求越来越高,星上嵌入式系统所需处理的数据量也急剧增大.而如何在通信与计算资源约束下保证航天器性能就成为一个关键问题.本文基于事件触发控制方法,提出一种在保证控制性能前提下能够大幅降低星上总线负载的航天器姿态控制方法.并从扰动系统理论出发,给出算法的设计流程和稳定性证明.通过仿真算例验证算法的有效性. 展开更多
关键词 信息物理系统 事件触发控制 姿态控制 总线带宽
下载PDF
视频压缩控制系统优化
4
作者 李拓 张贞雷 +5 位作者 邹晓峰 刘同强 周玉龙 魏红杨 王贤坤 展永正 《电视技术》 2022年第2期139-145,共7页
针对传统视频压缩控制方案存在的频繁读写数据占用大量系统总线带宽等弊端,对传统视频压缩控制系统进行优化。为了高效地对原始视频进行实时压缩,设计丢帧模块、数据预处理模块等模块;为了减少视频压缩IP核(Intellectual Property core,... 针对传统视频压缩控制方案存在的频繁读写数据占用大量系统总线带宽等弊端,对传统视频压缩控制系统进行优化。为了高效地对原始视频进行实时压缩,设计丢帧模块、数据预处理模块等模块;为了减少视频压缩IP核(Intellectual Property core,IP core)对外部双倍速率同步动态随机存储器(Double Data Rate SDRAM,DDR)的访问,降低总线带宽,设计了BLOCK转换模块。同时,设计了动态+静态的组合丢帧机制,增强了对不同DDR容量的适配性,提高整体系统性能。 展开更多
关键词 视频压缩 丢帧机制 数据预处理 总线带宽
下载PDF
嵌入式微处理器的高层总线缓冲模型
5
作者 吴旭凡 凌明 杨军 《电路与系统学报》 CSCD 北大核心 2006年第5期132-135,共4页
本文针对嵌入式微处理器结构特征,提出了一种高层总线缓冲模型。随后根据提出的缓冲模型设计仿真算法,并根据实际的设备行为进行抽样统计分析,实现了带有缓冲设备的高层动态仿真。结果显示高层的仿真结果反映了实测电路级仿真的数据趋势... 本文针对嵌入式微处理器结构特征,提出了一种高层总线缓冲模型。随后根据提出的缓冲模型设计仿真算法,并根据实际的设备行为进行抽样统计分析,实现了带有缓冲设备的高层动态仿真。结果显示高层的仿真结果反映了实测电路级仿真的数据趋势,具有很好的一致性,证明了高层模型及仿真的有效性。 展开更多
关键词 高层模型 嵌入式微处理器 缓冲 总线带宽
下载PDF
高速数据采集中的PCI Express总线性能分析
6
作者 朱策 徐晖 周体民 《现代电子技术》 2014年第24期126-129,132,共5页
随着高速采集系统的采样速率的增大和采样精度的提高,如何设置PCI Express系统的参数,充分利用PCI Express总线的带宽,以满足高速海量数据的实时传输就变得非常重要。在此分析了PCI Express系统数据传输开销的来源,研究了几种主要的系... 随着高速采集系统的采样速率的增大和采样精度的提高,如何设置PCI Express系统的参数,充分利用PCI Express总线的带宽,以满足高速海量数据的实时传输就变得非常重要。在此分析了PCI Express系统数据传输开销的来源,研究了几种主要的系统参数,以提高数据吞吐量。通过使用PLDA的EZDMA2 IP核,在Xilinx KC705评估板上对各个参数进行测试,结果表明,灵活设置这些关键的系统参数可以利用较少的FPGA资源,同时达到较高的传输带宽,对PCI Express系统设计具有非常高的参考价值。 展开更多
关键词 高速数据采集 PCI EXPRESS 总线传输带宽 PLDA EZDMA2 IP XILINX KC705
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部