期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
A 1.2 V dual-channel 10 bit pipeline ADC in 55 nm CMOS for WLAN receivers
1
作者 龚正 胡雪青 +1 位作者 颜峻 石寅 《Journal of Semiconductors》 EI CAS CSCD 2013年第9期112-116,共5页
A power-efficient technique for pipeline analog-to-digital converters (ADCs) is proposed. By sharing amplifiers between 1/Q channels, the power dissipation of the ADCs is reduced by almost one-half compared to conve... A power-efficient technique for pipeline analog-to-digital converters (ADCs) is proposed. By sharing amplifiers between 1/Q channels, the power dissipation of the ADCs is reduced by almost one-half compared to conventional topologies, which makes this technique suitable for low-power direct-conversion WLAN receivers. A dual-channel ADC test chip is fabricated in 55 nm CMOS technology. The 10 bit ADC with on-chip reference generators dissipates 19.2 mW per channel from a 1.2 V supply. At an 80 MS/s sample rate, the measured spuriousfree dynamic range, signal-to-noise and distortion ratio, and corresponding effective number of bits are 69.5 dB, 56.8 dB and 9.14 bits with a 1 MHz input frequency (fn), and 61.3 dB, 56.5 dB and 9.09 bits with a 15 MHz fn, respectively. The active area is 1.01 x 0.77 mm2. 展开更多
关键词 ADC amplifier sharing I/Q amplifier sharing WLAN receiver reference buffer
原文传递
低功耗10位100MHz流水线A/D转换器设计
2
作者 贺炜 《现代电子技术》 2010年第18期4-8,共5页
介绍了一个10位100 MHz,1.8 V的流水线结构模/数转换器(ADC),该ADC运用相邻级运算放大器共享技术和逐级电容缩减技术,可以大大减小芯片的功耗和面积。电路采用级联1个高性能前置采样保持单元和4个运放共享的1.5位/级MDAC,并采用栅压自... 介绍了一个10位100 MHz,1.8 V的流水线结构模/数转换器(ADC),该ADC运用相邻级运算放大器共享技术和逐级电容缩减技术,可以大大减小芯片的功耗和面积。电路采用级联1个高性能前置采样保持单元和4个运放共享的1.5位/级MDAC,并采用栅压自举开关和动态比较器来缩减功耗。结果显示,在输入频率达到奈奎斯特频率范围内,整个ADC的有效位数始终高于9位。电路使用TSMC 0.18μm 1P6 M CMOS工艺,在100 MHz的采样频率下,功耗仅为45 mW。 展开更多
关键词 流模/数转换器 运放共享 栅压自举开关 动态比较器
下载PDF
一种10位160 kS/s的循环型模数转换器 被引量:2
3
作者 唐雨晴 曾华林 +1 位作者 谢亮 金湘亮 《微电子学》 CAS CSCD 北大核心 2018年第4期437-442,共6页
提出了一种应用于图像传感器的10位160kS/s的循环型模数转换器(ADC)。采用1.5位的流水线ADC结构,经过10次循环后,得到10位数字码输出。采用输入端自级联结构的两级运算放大器,提高了运放的增益。采用运放共享技术,实现单转双电路与ADC... 提出了一种应用于图像传感器的10位160kS/s的循环型模数转换器(ADC)。采用1.5位的流水线ADC结构,经过10次循环后,得到10位数字码输出。采用输入端自级联结构的两级运算放大器,提高了运放的增益。采用运放共享技术,实现单转双电路与ADC运放共享,降低了面积和功耗,实现了电平平移。基于0.13μm CMOS工艺,在3.3V电源电压和160kHz采样速率下对ADC进行仿真。后仿真结果表明,该ADC的有效位数为9.45位,SNR为59.1dB,SFDR为61.26dB,DNL为±0.625LSB,INL为±1.5LSB。 展开更多
关键词 循环型模数转换器 自级联结构 运放共享技术
下载PDF
一种1.8 V低功耗14位20 Msps模数转换器的设计 被引量:1
4
作者 蔡化 王勇 《集成电路应用》 2019年第11期8-11,共4页
一种基于 0.18 m CMOS 工艺,采样率 20 Msps,14 位的模数转换器(ADC)的设计。由于采 用了一种改进的无采样保持结构(SHA-less)和运放共享技术,该 ADC 的功耗大大降低,在 1.8 V 电源 下功耗为 106 mW。同时,该 ADC 还通过一种快速后台校... 一种基于 0.18 m CMOS 工艺,采样率 20 Msps,14 位的模数转换器(ADC)的设计。由于采 用了一种改进的无采样保持结构(SHA-less)和运放共享技术,该 ADC 的功耗大大降低,在 1.8 V 电源 下功耗为 106 mW。同时,该 ADC 还通过一种快速后台校准的方式,获得了较高的线性度,最终使得此 ADC 在柰奎斯特采样率内实现 11.2 位有效位。 展开更多
关键词 CMOS 运放共享 低功耗 后台校准.
下载PDF
12 bit 200 MS/s时间交织流水线A/D转换器的设计
5
作者 杨阳 张科峰 +1 位作者 任志雄 刘览琦 《半导体技术》 CAS CSCD 北大核心 2015年第9期647-652,662,共7页
介绍了一款应用于无线收发系统的12 bit 200 MS/s的A/D转换器(ADC)。流水线型模数转换器是从中频采样到高频采样并且具有高精度的典型结构,多个流水线型模数转换器利用时间交织技术合并成一个模数转换器的构想则是复杂结构和能量利用率... 介绍了一款应用于无线收发系统的12 bit 200 MS/s的A/D转换器(ADC)。流水线型模数转换器是从中频采样到高频采样并且具有高精度的典型结构,多个流水线型模数转换器利用时间交织技术合并成一个模数转换器的构想则是复杂结构和能量利用率之间的折中选择。采用了时间交织、流水线和运算放大器共享等技术,既提高了速度和精度,也节省了功耗。同时为了减小时序失配对时间交织流水线ADC性能的影响,提出了一种对时序扭曲不敏感的采样保持电路。采用SMIC0.13μm CMOS工艺进行了电路设计,核心电路面积为1.6 mm×1.3 mm。测试结果表明,在采样速率为200 MS/s、模拟输入信号频率为1 MHz时,无杂散动态范围(SFDR)可以达到67.8 d B,信噪失真比(SNDR)为55.7 d B,ADC的品质因子(Fo M)为1.07 p J/conv.,而功耗为107 m W。 展开更多
关键词 A/D转换器(ADC) 时间交织 流水线 运算放大器共享 时序扭曲
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部