期刊文献+
共找到312篇文章
< 1 2 16 >
每页显示 20 50 100
Optimization of suspension system of off-road vehicle for vehicle performance improvement 被引量:24
1
作者 M. Mahmoodi-Kaleibar I. Javanshir +2 位作者 K. Asadi A. Afkar A. Paykani 《Journal of Central South University》 SCIE EI CAS 2013年第4期902-910,共9页
Vehicle suspension design includes a number of compromises to provide good leveling of stability and ride comfort. Optimization of off-road vehicle suspension system is one of the most effective methods, which could c... Vehicle suspension design includes a number of compromises to provide good leveling of stability and ride comfort. Optimization of off-road vehicle suspension system is one of the most effective methods, which could considerably enhance the vehicle stability and controllability. In this work, a comprehensive optimization of an off-read vehicle suspension system model was carried out using software ADAMS. The geometric parameters of suspension system were optimized using genetic algorithm (GA) in a way that ride comfort, handling and stability of vehicle were improved. The results of optimized suspension system and variations of geometric parameters due to road roughness and different steering angles were presented in ADAMS and the results of optimized and conventional suspension systems during various driving maneuvers were compared. The simulation results indicate that the camber angle variations decrease by the optimized suspension system, resulting in improved handling and ride comfort characteristics. 展开更多
关键词 optimized suspension system STABILITY ride comfort VEHICLE double wishbone suspension system model
下载PDF
基于8051软核的SOPC系统设计与实现 被引量:7
2
作者 鄢永明 刘轶民 +1 位作者 曾云 赵建业 《电子技术应用》 北大核心 2005年第10期72-75,共4页
介绍了基于IP的可重用的SOC设计方法;选用MC8051IP核为核心控制器,自主开发了UARTIP核、I2CIP核、USBIP核,采用Wishbone片上总线架构,集成了一个MCU系统;同时设计了针对此MCU系统的微机调试软件和硬件调试器,并实现了MCU系统的FPGA验证... 介绍了基于IP的可重用的SOC设计方法;选用MC8051IP核为核心控制器,自主开发了UARTIP核、I2CIP核、USBIP核,采用Wishbone片上总线架构,集成了一个MCU系统;同时设计了针对此MCU系统的微机调试软件和硬件调试器,并实现了MCU系统的FPGA验证和整个系统的功能验证。设计中采用了开发8051行为模型的方式,缩短了系统仿真的时间;而USBIP核设计则采用双缓冲区结构,方便了系统集成,提高了传输速度。 展开更多
关键词 SOPC IP核 wishbone 片上总线 USB总线协议 UART 系统设计 IP核设计 wishbone MCU系统
下载PDF
片上系统中WISHBONE/AMBA AHB总线桥的前端设计 被引量:6
3
作者 宋云扬 罗仁贵 +2 位作者 侯立刚 董利民 吴武臣 《电子工程师》 2007年第1期18-20,共3页
介绍了一种高性能W ISHBONE/AMBA(先进的微处理机总线体系结构)AHB(AMBA高性能总线)总线桥的前端设计方法。通过对两种总线协议的分析得到设计方案,并使用硬件描述语言实现。仿真结果符合设计要求,在SM IC 0.18μm工艺下对电路进行综合... 介绍了一种高性能W ISHBONE/AMBA(先进的微处理机总线体系结构)AHB(AMBA高性能总线)总线桥的前端设计方法。通过对两种总线协议的分析得到设计方案,并使用硬件描述语言实现。仿真结果符合设计要求,在SM IC 0.18μm工艺下对电路进行综合,给出了综合后的面积和功耗结果。64位宽的总线桥占用芯片面积不足0.09 mm2,工作频率可以达到750 MHz以上。 展开更多
关键词 片上系统 wishbone AMBA AHB 总线桥
下载PDF
基于WISHBONE的SoC接口设计 被引量:2
4
作者 陆洪毅 戴葵 王志英 《计算机工程与科学》 CSCD 2003年第5期90-92,96,共4页
本文讨论了WISHBONE体系结构及其在SoC中的应用,并描述了在TS-1嵌入式微处理器中WISHBONE的设计与实现技术。
关键词 嵌入式微处理器 wishbone 体系结构 SOC 接口 设计
下载PDF
用户自定义Wishbone片上总线IP自动生成系统的实现 被引量:3
5
作者 徐晨明 晏渭川 彭澄廉 《计算机工程与设计》 CSCD 北大核心 2006年第14期2522-2526,共5页
Wishbone作为一种免费开放的SoC片上总线接口标准,当前有着十分广泛的应用。根据Wishbone的标准,使用Perl/Tk语言实现了一个用户自定义Wishbone总线的自动生成系统。它具有友好的GUI配置界面,简单易用,平台独立性较好。针对具体的应用,... Wishbone作为一种免费开放的SoC片上总线接口标准,当前有着十分广泛的应用。根据Wishbone的标准,使用Perl/Tk语言实现了一个用户自定义Wishbone总线的自动生成系统。它具有友好的GUI配置界面,简单易用,平台独立性较好。针对具体的应用,能灵活的配置Wishbone总线,自动生成不同语言风格的总线的IP模块,极大地提高了Wishbone总线IP的设计效率。 展开更多
关键词 wishbone IP 片上总线 自动生成
下载PDF
可重用片上总线Wishbone的研究 被引量:1
6
作者 智爱娟 高新凯 《煤矿机械》 北大核心 2007年第3期87-89,共3页
通过对可重用片上总线的研究,详细介绍了SoC片上总线Wishbone的总线结构I、P连接方式、接口信号、数据传输方式及数据的组织顺序,最后对Wishbone总线的技术特征进行了总结,并对目前较有影响的3种总线进行了比较。
关键词 SOC 可重用片上总线 wishbone IP核
下载PDF
SoC设计中WISHBONE片上总线的设计与开发 被引量:1
7
作者 宋廷强 刘川来 周艳 《青岛科技大学学报(自然科学版)》 CAS 2003年第5期439-442,共4页
讨论了 WISHBONE片上总线的主要实现技术及其在 So C可重用设计中的主要作用 ,以及 WISHBONE体系结构在 So C中的应用 ,并以 EPStar1嵌入式微处理器中WISHBONE的设计与实现为例 ,说明了采用 WISHBONE片上总线实现 So C可重用设计的方法。
关键词 SoC wishbone IP核 片上总线 系统集成芯片 可重用设计
下载PDF
基于UVM的Wishbone-SPI验证平台设计 被引量:2
8
作者 刘森态 庞宇 魏东 《电子技术应用》 2022年第6期36-41,共6页
随着芯片复杂度增加,芯片验证在设计流程中所消耗时间也不断提高。针对传统验证平台重用性差、覆盖率低,通过使用通用验证方法学(Universal Verification Methodology,UVM)设计Wishbone-SPI验证平台,用UVM组件灵活地搭建验证平台,完成... 随着芯片复杂度增加,芯片验证在设计流程中所消耗时间也不断提高。针对传统验证平台重用性差、覆盖率低,通过使用通用验证方法学(Universal Verification Methodology,UVM)设计Wishbone-SPI验证平台,用UVM组件灵活地搭建验证平台,完成标准的验证框架,设计受约束随机激励,自动统计功能覆盖率。仿真结果显示,该验证平台功能覆盖率达到100%,并表明该平台具有良好的可配置性与可重用性。 展开更多
关键词 UVM SPI wishbone 验证平台
下载PDF
基于Wishbone总线接口的以太网IP核设计 被引量:2
9
作者 宋仁银 许川佩 《国外电子测量技术》 2009年第4期53-56,64,共5页
本文研究了以太网IP核的FPGA硬件实现,分析了各个模块的功能。通过编写了硬件结构的Verilog HDL模型,进行了仿真和逻辑综合,并成功用ALTERA的FGPA对以太网IP核进行了验证。仿真和实验结果证明,所设计的硬件达到了设计要求,使小设备接入... 本文研究了以太网IP核的FPGA硬件实现,分析了各个模块的功能。通过编写了硬件结构的Verilog HDL模型,进行了仿真和逻辑综合,并成功用ALTERA的FGPA对以太网IP核进行了验证。仿真和实验结果证明,所设计的硬件达到了设计要求,使小设备接入网络更加方便快捷。 展开更多
关键词 以太网控制器 SOC wishbone IP核
下载PDF
基于WISHBONE的可兼容存储器控制器设计 被引量:3
10
作者 陈双燕 王东辉 +1 位作者 张铁军 侯朝焕 《计算机工程》 EI CAS CSCD 北大核心 2006年第18期240-242,共3页
随着近年来高速计算机的快速发展,人们对存储器频宽及性能的要求越来越高。作为第2代DDR存储器的DDR2SDRAM具有高速、低功耗、高密度、高稳定性等特点,在未来的一二年里,它将逐步取代DDRSDRAM而成为内存的主流。尽管DDR2的地位正在不断... 随着近年来高速计算机的快速发展,人们对存储器频宽及性能的要求越来越高。作为第2代DDR存储器的DDR2SDRAM具有高速、低功耗、高密度、高稳定性等特点,在未来的一二年里,它将逐步取代DDRSDRAM而成为内存的主流。尽管DDR2的地位正在不断上升,但DDR仍是当前流行的高速存储器。该文通过对这两种存储器的分析比较,基于WISHBONE总线,提出并实现了一种可兼容DDR与DDR2存储器的控制器。 展开更多
关键词 DDP SDRAM DDR2 SDRAM wishbone 控制器
下载PDF
AEMB软核处理器的SoC系统验证平台 被引量:3
11
作者 桑圣锋 张德学 于国苹 《单片机与嵌入式系统应用》 2010年第4期43-45,共3页
随着SoC(Systemon Chip,片上系统)技术与IP复用技术的发展与应用,SoC平台与系统IP核的验证面临着越来越大的困难。本文以32位微处理器AEMB为核心,以Wishbone总线作为系统总线,构建了一个基本的SoC硬件平台;在CycloneIIFPGA上进行了实际... 随着SoC(Systemon Chip,片上系统)技术与IP复用技术的发展与应用,SoC平台与系统IP核的验证面临着越来越大的困难。本文以32位微处理器AEMB为核心,以Wishbone总线作为系统总线,构建了一个基本的SoC硬件平台;在CycloneIIFPGA上进行了实际验证,证明了硬件平台的正确性;并在该硬件平台上移植了μC/OS-Ⅱ实时操作系统,以方便在平台上的开发与应用。 展开更多
关键词 SOC wishbone AEMB μC/OS-Ⅱ
下载PDF
WISHBONE总线协议下DDR存储控制器设计
12
作者 张磊 吴晖 《微电子学与计算机》 CSCD 北大核心 2004年第9期170-172,176,共4页
DDR-SDRAM是当今一种流行的高速存储器。通过和普通SDRAM存储器对比,阐述了WISHBONE总线协议下DDR存储器控制器的设计方法和注意事项,并提出一种提高DDR工作效率的预测机制。
关键词 DDR SDRAM wishbone 控制器
下载PDF
基于Wishbone和端点IP的PCIE接口设计 被引量:2
13
作者 罗宣平 刘本源 卢再奇 《现代电子技术》 2012年第11期23-26,共4页
介绍了FPGA内嵌的PCI Express硬核端点模块和Wishbone片上总线规范。应用VHDL语言,编程实现了Wishbone总线的主从端口,以及TLP包的编码和解码功能。在FPGA上运行程序并使用Chipscope测试时序波形,验证了接口数据传输的稳定性和正确性。
关键词 PCI EXPRESS总线 FPGA PCIE端点模块 wishbone
下载PDF
基于WishBone总线Cache数据一致性方案 被引量:1
14
作者 夏宏 任捷 《计算机工程与应用》 CSCD 北大核心 2006年第9期93-95,110,共4页
Cache数据一致性问题是多处理器系统中必须解决的一个难点。作者在开发LX-1164安全微处理器过程中对WishBone总线标准以及MOESI协议进行了深入研究,提出了一种基于WishBone总线的Cache数据一致性设计方案,对WishBone总线标准进行了扩充... Cache数据一致性问题是多处理器系统中必须解决的一个难点。作者在开发LX-1164安全微处理器过程中对WishBone总线标准以及MOESI协议进行了深入研究,提出了一种基于WishBone总线的Cache数据一致性设计方案,对WishBone总线标准进行了扩充,实现了对MOESI协议支持。本设计采用SMIC公司的0.18um工艺标准单元库,经仿真测试在400MHz主频下达到设计要求。 展开更多
关键词 wishbone Cache数据一致性 MOESI
下载PDF
通用接口控制器GPIO_WB IP核设计与实现 被引量:2
15
作者 张建民 沈胜宇 +2 位作者 宋廷强 高树静 李思昆 《微电子学与计算机》 CSCD 北大核心 2004年第6期194-198,共5页
通用IO接口是SoC系统中非常重要的一种外围端口。本文完成了一种基于WISHBONE总线的GPIO_WB控制器IP核的逻辑设计和物理实现,较具体地介绍了GPIO_WBIP核的体系结构以及WISHBONE接口和DMA传输方式的设计方案,并对所设计实现的GPIO_WB性... 通用IO接口是SoC系统中非常重要的一种外围端口。本文完成了一种基于WISHBONE总线的GPIO_WB控制器IP核的逻辑设计和物理实现,较具体地介绍了GPIO_WBIP核的体系结构以及WISHBONE接口和DMA传输方式的设计方案,并对所设计实现的GPIO_WB性能及可重用性做了分析,结论表明,与已有的通用IO接口IP核相比,GPIO_WBIP核具有性能高、实现代价小、硬件简单、可重用性好、易于扩展等优点。 展开更多
关键词 wishbone SOC 互连体系结构 IP核 通用IO接口 直接存储器访问
下载PDF
Wishbone总线交易级建模 被引量:1
16
作者 郭勇 李仁发 乐光学 《微电子学与计算机》 CSCD 北大核心 2005年第1期166-169,173,共5页
交易级建模在系统功能建模和验证方面可以增快速度,也可以加速仿真的速度并允许在高层次抽象中研究和确认设计中可供选择的模块。针对Wishbone片上总线协议,依据SystemC中接口方法调用的基本原理和交易级建模的方法,完成了Wishbone总线... 交易级建模在系统功能建模和验证方面可以增快速度,也可以加速仿真的速度并允许在高层次抽象中研究和确认设计中可供选择的模块。针对Wishbone片上总线协议,依据SystemC中接口方法调用的基本原理和交易级建模的方法,完成了Wishbone总线中共享总线的交易级建模,结果表明SystemC适合在交易级建模系统的行为和通信,交易级建模在仿真速度方面具有优势。 展开更多
关键词 交易级建模 片上总线 wishbone 寄存器传输级
下载PDF
基于断言的WISHBONE到AHB转换桥验证 被引量:1
17
作者 张挺 陈岚 冯燕 《微电子学与计算机》 CSCD 北大核心 2012年第6期150-152,157,共4页
随着集成电路设计复杂程度的不断提高.功能验证越来越受到重视.一种新兴的验证方法,基于断言的验证,得到越来越广泛的应用.介绍了基于断言的验证方法.及其在WISHBONE到AHB转换接口验证中的应用,总结了断言验证在功能验证中的优势和特点.
关键词 wishbone AHB 总线时序 SystemVerilog断言 基于断言的验证
下载PDF
Simulation Aspects of a Full-Car ATV Model Semi-Active Suspension 被引量:1
18
作者 Kasi Kamalakkannan A. Elayaperumal Sathyaprasad Managlaramam 《Engineering(科研)》 2012年第7期384-389,共6页
This paper is concerned with the design, modeling, and simulation and testing procedure of All Terrain Vehicle (ATV) fitted with SAS, which is used in BAJA SAEINDIA standards. Using CATIA V5, the model is created, whi... This paper is concerned with the design, modeling, and simulation and testing procedure of All Terrain Vehicle (ATV) fitted with SAS, which is used in BAJA SAEINDIA standards. Using CATIA V5, the model is created, which is fulfilling the guidelines of BAJA SAEINDIA rules. ATV is having the two different pairs of quarter car models of suspensions where dampers filled with MR Fluid (SAS) in front and rear wheels. In front SLA wishbone and rear McPherson Strut are fixed. The physical representation of the ATV is converted into the mathematical modeling and it is imported in MATLAB SIMULINK software and analyzed for ATV’s performance. The ATV is analyzed for its vertical, pitch and roll motions which include total number of 7 Degrees of Freedom. The road excitation modeling also incorporated with the equations. This paper, elaborates the approaching of simulation method only. The virtual model of ATV has involving greater significance of reducing the cost involved in real time testing as well as the results are replica of experimental results. 展开更多
关键词 ATV BAJA SAEINDIA SLA wishbone McPherson STRUT SAS (Semi active suspension) MATAB SIMULINK SIMULATION and Testing
下载PDF
基于Wishbone总线片上传感器控制系统的设计 被引量:1
19
作者 黄旺华 刘怡俊 《电脑知识与技术》 2009年第11期8809-8811,共3页
该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在Xilinx Spantan3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节... 该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在Xilinx Spantan3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构,然后详细设计了系统各模块,包括MCU、各种接口模块和系统连接模块,这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试,结果显示该设计值占用了625个Slice,最高频率达78.740MHz。 展开更多
关键词 wishbone FPGA 片上系统 IP核
下载PDF
基于Wishbone总线的并行全交换通信设计和实现
20
作者 王纲领 陈敏 刘远 《信息与电脑》 2022年第15期37-40,共4页
针对高速、超高速多板卡、多芯片的通信需求,提出基于Wishbone总线的并行全交换通信技术。该技术采用交叉开关型Wishbone总线的多端任意互联设计,通过自定义的通信帧协议,实现了通信带宽达到10 Gbit/s的高速并行全交换通信。本设计具有... 针对高速、超高速多板卡、多芯片的通信需求,提出基于Wishbone总线的并行全交换通信技术。该技术采用交叉开关型Wishbone总线的多端任意互联设计,通过自定义的通信帧协议,实现了通信带宽达到10 Gbit/s的高速并行全交换通信。本设计具有去中心化、实现简单、资源占用率少等显著特点。文中给出的基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的仿真和实现方案,进一步体现了多通道并行全交换和广播通信的设计性能。 展开更多
关键词 wishbone 全交换 高速并行
下载PDF
上一页 1 2 16 下一页 到第
使用帮助 返回顶部