期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
5
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
FIR数字滤波器设计与仿真
被引量：
8
1
作者
李兰英
王志超
+2 位作者
王峰
高明
佀铁强
《哈尔滨理工大学学报》
CAS
2013年第3期36-41,共6页
针对数字信号处理技术对数字滤波的实时性和可靠性要求越来越高的问题,设计一种更高效可靠的数字滤波器成为必然.已有的有限冲激响应数字滤波器FIR通过传统的分布式算法实现在速度和资源占用方面上都存在着不足,因此,针对FPGA(field pro...
针对数字信号处理技术对数字滤波的实时性和可靠性要求越来越高的问题,设计一种更高效可靠的数字滤波器成为必然.已有的有限冲激响应数字滤波器FIR通过传统的分布式算法实现在速度和资源占用方面上都存在着不足,因此,针对FPGA(field programmable gate array)的特点,采用表分割技术的分布式算法和Wallace Tree算法相结合的新型算法,减少了乘加器的使用.与传统的分布式算法相比,该技术可支持高达10亿次采样/s的输入数据,减少了32%的Slice资源占用量,达到了FIR数字滤波器处理速度更高、资源占用量更低的设计目标.
展开更多
关键词
数字滤波器
分布式算法
wallace
tree
算法
FPGA
下载PDF
职称材料
32位快速乘法器的设计
被引量：
2
2
作者
詹文法
汪国林
+1 位作者
杨羽
张珍
《合肥工业大学学报（自然科学版）》
CAS
CSCD
2004年第9期1099-1102,共4页
高性能乘法器是现代微处理器中的重要部件,乘法器完成一次乘法操作的周期基本上决定了微处理器的主频。传统的乘法器的设计,在最终的乘积项求和时,常采用阵列相加或叠代相加的方法,不适用中小规模的微处理器的设计。该文提出的32位乘法...
高性能乘法器是现代微处理器中的重要部件,乘法器完成一次乘法操作的周期基本上决定了微处理器的主频。传统的乘法器的设计,在最终的乘积项求和时,常采用阵列相加或叠代相加的方法,不适用中小规模的微处理器的设计。该文提出的32位乘法器,采用了Booth编码、4-2压缩器、Wallace树算法以及超前进位加法器等多种算法和技术,在节约面积的同时,获得了高速度的性能。
展开更多
关键词
乘法器
BOOTH编码
超前进位加法器
wallace
树算法
下载PDF
职称材料
一种快速大数乘法器的设计方法——大数乘法的高速实现
被引量：
2
3
作者
丁顺全
杨永福
《红河学院学报》
2009年第2期51-55,共5页
本文介绍了大数乘法器的一种高速实现算法,采用了Booth算法和Wallace Tree算法,通过减少部分积,并把大数加法拆分为32位的加法来实现对于大数乘法的高速运算.其核心的数据通路仅有一个16位的乘法器和一个32位的加法器组成,真正实现了以&...
本文介绍了大数乘法器的一种高速实现算法,采用了Booth算法和Wallace Tree算法,通过减少部分积,并把大数加法拆分为32位的加法来实现对于大数乘法的高速运算.其核心的数据通路仅有一个16位的乘法器和一个32位的加法器组成,真正实现了以"小"资源实现了"大"运算.
展开更多
关键词
大数乘法器
BOOTH算法
wallace
算法
下载PDF
职称材料
基于Verilog HDL语言的硬件乘法器设计
4
作者
刘隽
唐雄民
彭永进
《电子元器件应用》
2004年第12期32-34,共3页
探讨主要的硬件数字乘法器设计算法。使用Verilog HDL硬件语言设计出一种高效实用的硬件乘法器。
关键词
硬件乘法器
改进Booth算法
wallace
tree
算法
VERILOG
HDL
下载PDF
职称材料
一种新的计算汉明距方法——位权值流水华莱士树算法
5
作者
陈敏
胡光荣
《现代电子技术》
2009年第9期70-72,共3页
汉明距发生器为数字通信帧同步系统提供适时的汉明距,决定着整个帧同步系统的性能。在分析帧同步系统中采用位扩展设计汉明距算法不足的基础上,提出一种新的采用位权值流水华莱士树算法计算汉明距,该算法克服了位扩展中资源浪费和速度...
汉明距发生器为数字通信帧同步系统提供适时的汉明距,决定着整个帧同步系统的性能。在分析帧同步系统中采用位扩展设计汉明距算法不足的基础上,提出一种新的采用位权值流水华莱士树算法计算汉明距,该算法克服了位扩展中资源浪费和速度不够的问题。结果证明,该算法设计的汉明距发生器节省资源,鲁棒性强,可移植性好。
展开更多
关键词
帧同步系统
位权值累加
华莱士树算法
计算汉明距
下载PDF
职称材料
题名
FIR数字滤波器设计与仿真
被引量：
8
1
作者
李兰英
王志超
王峰
高明
佀铁强
机构
哈尔滨理工大学计算机科学与技术学院
出处
《哈尔滨理工大学学报》
CAS
2013年第3期36-41,共6页
基金
黑龙江省教育厅科学技术研究项目(12531107)
文摘
针对数字信号处理技术对数字滤波的实时性和可靠性要求越来越高的问题,设计一种更高效可靠的数字滤波器成为必然.已有的有限冲激响应数字滤波器FIR通过传统的分布式算法实现在速度和资源占用方面上都存在着不足,因此,针对FPGA(field programmable gate array)的特点,采用表分割技术的分布式算法和Wallace Tree算法相结合的新型算法,减少了乘加器的使用.与传统的分布式算法相比,该技术可支持高达10亿次采样/s的输入数据,减少了32%的Slice资源占用量,达到了FIR数字滤波器处理速度更高、资源占用量更低的设计目标.
关键词
数字滤波器
分布式算法
wallace
tree
算法
FPGA
Keywords
digital
filter
distributed
algorithm
wallace
tree
algorithm
field
programmable
gate
array
分类号
TP399 [自动化与计算机技术—计算机应用技术]
下载PDF
职称材料
题名
32位快速乘法器的设计
被引量：
2
2
作者
詹文法
汪国林
杨羽
张珍
机构
合肥工业大学电气与自动化工程学院
出处
《合肥工业大学学报（自然科学版）》
CAS
CSCD
2004年第9期1099-1102,共4页
文摘
高性能乘法器是现代微处理器中的重要部件,乘法器完成一次乘法操作的周期基本上决定了微处理器的主频。传统的乘法器的设计,在最终的乘积项求和时,常采用阵列相加或叠代相加的方法,不适用中小规模的微处理器的设计。该文提出的32位乘法器,采用了Booth编码、4-2压缩器、Wallace树算法以及超前进位加法器等多种算法和技术,在节约面积的同时,获得了高速度的性能。
关键词
乘法器
BOOTH编码
超前进位加法器
wallace
树算法
Keywords
multiplier
Booth
algorithm
carry-lookahead
adder
wallace
tree
algorithm
分类号
TP342.21 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
一种快速大数乘法器的设计方法——大数乘法的高速实现
被引量：
2
3
作者
丁顺全
杨永福
机构
红河学院工学院
出处
《红河学院学报》
2009年第2期51-55,共5页
文摘
本文介绍了大数乘法器的一种高速实现算法,采用了Booth算法和Wallace Tree算法,通过减少部分积,并把大数加法拆分为32位的加法来实现对于大数乘法的高速运算.其核心的数据通路仅有一个16位的乘法器和一个32位的加法器组成,真正实现了以"小"资源实现了"大"运算.
关键词
大数乘法器
BOOTH算法
wallace
算法
Keywords
large
multiplication
Booth
algorithm
wallace
tree
algorithm
分类号
TP33 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
基于Verilog HDL语言的硬件乘法器设计
4
作者
刘隽
唐雄民
彭永进
机构
湖南大学电气与信息工程学院
出处
《电子元器件应用》
2004年第12期32-34,共3页
文摘
探讨主要的硬件数字乘法器设计算法。使用Verilog HDL硬件语言设计出一种高效实用的硬件乘法器。
关键词
硬件乘法器
改进Booth算法
wallace
tree
算法
VERILOG
HDL
Keywords
hardware
multiplier
modified
Booth
algorithm
wallace
tree
algorithm
Verilog
HDL
分类号
TP332 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
一种新的计算汉明距方法——位权值流水华莱士树算法
5
作者
陈敏
胡光荣
机构
装备指挥技术学院
出处
《现代电子技术》
2009年第9期70-72,共3页
文摘
汉明距发生器为数字通信帧同步系统提供适时的汉明距,决定着整个帧同步系统的性能。在分析帧同步系统中采用位扩展设计汉明距算法不足的基础上,提出一种新的采用位权值流水华莱士树算法计算汉明距,该算法克服了位扩展中资源浪费和速度不够的问题。结果证明,该算法设计的汉明距发生器节省资源,鲁棒性强,可移植性好。
关键词
帧同步系统
位权值累加
华莱士树算法
计算汉明距
Keywords
frame
synchronization
system
bit
power
accumulation
pipeline
wallace
tree
algorithm
Hamming
distance
accumulation
分类号
TP316 [自动化与计算机技术—计算机软件与理论]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
FIR数字滤波器设计与仿真
李兰英
王志超
王峰
高明
佀铁强
《哈尔滨理工大学学报》
CAS
2013
8
下载PDF
职称材料
2
32位快速乘法器的设计
詹文法
汪国林
杨羽
张珍
《合肥工业大学学报（自然科学版）》
CAS
CSCD
2004
2
下载PDF
职称材料
3
一种快速大数乘法器的设计方法——大数乘法的高速实现
丁顺全
杨永福
《红河学院学报》
2009
2
下载PDF
职称材料
4
基于Verilog HDL语言的硬件乘法器设计
刘隽
唐雄民
彭永进
《电子元器件应用》
2004
0
下载PDF
职称材料
5
一种新的计算汉明距方法——位权值流水华莱士树算法
陈敏
胡光荣
《现代电子技术》
2009
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
