期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到801篇文章
< 1 2 … 41 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于FPGA的小数分频器的实现 被引量：29
1
作者 刘亚海 林争辉 《现代电子技术》 2005年第3期113-114,117,共3页
介绍了一种基于 FPGA的双模前置小数分频器的分频原理及电路设计 ,并用 Verilog H DL编程 ,在 Model SimSE平台下实现分频器的仿真 ,并用 Xilinx公司的芯片 Spartan 3来实现。
关键词 小数分频器 频率合成 FPGA verilog—hdl
下载PDF
基于FPGA的通用液晶显示控制器的设计和实现 被引量：20
2
作者 王鸣浩 吴小霞 《液晶与显示》 CAS CSCD 北大核心 2012年第1期87-92,共6页
基于FPGA研究了液晶显示的驱动方法,参照液晶显示的逻辑和时序标准设计了可选择分辨率的通用液晶驱动,用Verilog硬件描述语言编写了通用液晶显示驱动控制器,可以实现不同分辨率的清晰动态显示,在不需要修改核心代码的情况下,普遍适用于... 基于FPGA研究了液晶显示的驱动方法,参照液晶显示的逻辑和时序标准设计了可选择分辨率的通用液晶驱动,用Verilog硬件描述语言编写了通用液晶显示驱动控制器,可以实现不同分辨率的清晰动态显示,在不需要修改核心代码的情况下,普遍适用于多种分辨率图像切换显示。经实验验证,该通用液晶显示控制器占用资源少,能够满足液晶显示时序控制的要求;通用性好,可移植性强,在系统外扩高速存储设备后即可作为嵌入式系统的一部分驱动标准高分辨率液晶显示器。 展开更多
关键词 液晶显示 FPGA verilog-hdl LCD控制器
下载PDF
循环冗余校验码并行算法的研究与实现 被引量：10
3
作者 姚威 《计算机与数字工程》 2006年第9期112-114,共3页
通过对传统串行CRC(循环冗余校验)电路中各移位寄存器状态的观察与分析,推导出并行算法的逻辑关系式,使用Verilog-hd l语言实现了并行算法并给出了仿真结果,仿真结果表明与串行算法相比并行算法提高了校验速率。
关键词 CRC串行计算 CRC并行计算 verilog—hdl
下载PDF
基于Verilog-HDL的UART串行通讯模块设计及仿真 被引量：4
4
作者 扈华 白凤娥 《计算机与现代化》 2008年第8期11-15,共5页
UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议,在实际工业生产中有时并不使用UART的全部功能,只需将其核心功能集成即可。波特率发生器、接收器和发送器是UART的三个核心功能模块,利用Verilog-HDL语言对这三个... UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议,在实际工业生产中有时并不使用UART的全部功能,只需将其核心功能集成即可。波特率发生器、接收器和发送器是UART的三个核心功能模块,利用Verilog-HDL语言对这三个功能模块进行描述并加以整合,通过Modelsim仿真,其结果完全符合UART协议的要求。 展开更多
关键词 UART 串行通讯 verilog-hdl MODELSIM 仿真
下载PDF
基于FPGA的动态目标跟踪系统设计 被引量：7
5
作者 吴长江 赵不贿 +1 位作者 郑博 于小燕 《电子技术应用》 北大核心 2010年第3期45-47,50,共4页
为了解决基于PC机的视频动态目标跟踪实时性瓶颈问题,设计出一种基于FPGA的动态目标跟踪系统。设计遵循图像处理金字塔模型,针对低层和中层算法简单、数据量大且存在一定并行性等特点采用FPGA硬件实现,而高层较复杂算法使用Nios Ⅱ软核... 为了解决基于PC机的视频动态目标跟踪实时性瓶颈问题,设计出一种基于FPGA的动态目标跟踪系统。设计遵循图像处理金字塔模型,针对低层和中层算法简单、数据量大且存在一定并行性等特点采用FPGA硬件实现,而高层较复杂算法使用Nios Ⅱ软核进行C语言编程。整个设计采用Verilog-HDL对算法完成建模与实现,并在QUARTUS Ⅱ上进行了综合、布线等工作,最后以Altera公司的DE2开发板为硬件平台实现了整个系统。 展开更多
关键词 FPGA 视觉跟踪 verilog-hdl 动态目标 NIOS II
下载PDF
基于FPGA的可控分频器研究与设计 被引量：5
6
作者 高博 龚敏 《电子工程师》 2003年第6期44-46,共3页
介绍了一种分频系数为整数和半整数的可控分频器的设计方法 ,利用Verilog HDL编程 ,在XilinxFoundation平台下实现分频器的综合和仿真 ,并用S0 5XL芯片实现。
关键词 仿真 分频器 verilog-hdl FPGA 分频系数 可控分频器 S05XL芯片
下载PDF
BT.656数字视频流的处理及其硬件实现 被引量：7
7
作者 刘云川 龚向东 《液晶与显示》 CAS CSCD 北大核心 2013年第2期238-243,共6页
BT.656格式数字视频流是一种广泛应用的视频流。然而,显示设备(如LCD液晶显示器、大面阵LED显示屏以及部分微投影器件)仅能直接显示RGB色彩空间的视频信号。BT.656视频流转为RGB视频流要进行解交织、隔行到逐行、色空间转换等处理。文... BT.656格式数字视频流是一种广泛应用的视频流。然而,显示设备(如LCD液晶显示器、大面阵LED显示屏以及部分微投影器件)仅能直接显示RGB色彩空间的视频信号。BT.656视频流转为RGB视频流要进行解交织、隔行到逐行、色空间转换等处理。文章介绍了BT.656数字视频格式协议,着重阐述了在现场可编程门阵列平台上处理成24位RGB色空间逐行视频的实现方式。利用Verilog-HDL语言进行电路描述,在单片多端口SDRAM时序控制器进行视频数据的储存,并完成后续处理,视频系统在自主研制的微投影系统上进行了验证,实现了24位真彩色852×480、30帧每秒实时处理和传输。文章实现的方案稳定可靠、便于移植、开发周期短,硬件开销小,色空间转换中避免了繁琐的浮点运算,仅占用1 783个逻辑单元。 展开更多
关键词 视频处理 现场可编程门阵列 微投影 ADV7181 verilog-hdl
下载PDF
测试自动化在MCU设计中的应用 被引量：2
8
作者 刘方海 王晓蕾 栾铭 《微电子学与计算机》 CSCD 北大核心 2001年第4期12-15,共4页
文章以参照测试为理论基础、以 MCU设计为实例，阐述了在使用 Verilog HDL进行 MCU设计过程中如何利用高级语言 C描述的 MCU模型参与测试自动化的方法。
关键词 测试自动化 专用集成电路 微控制器 设计
下载PDF
可配置非幂方分频器的全新设计方法 被引量：7
9
作者 张多利 李丽 +1 位作者 高明伦 程作仁 《电子学报》 EI CAS CSCD 北大核心 2002年第8期1250-1252,共3页
本文采用基于计数空间完全划分和周期插入控制计数过程方法设计了非幂方分频器 ,采用这种全新思路设计的非幂方分频器分频范围很宽 ,分频输出对后续分频支持好 ,非常适用于通讯接口中的波特率时钟设计 .此外 ,这种设计思路对系统定时电... 本文采用基于计数空间完全划分和周期插入控制计数过程方法设计了非幂方分频器 ,采用这种全新思路设计的非幂方分频器分频范围很宽 ,分频输出对后续分频支持好 ,非常适用于通讯接口中的波特率时钟设计 .此外 ,这种设计思路对系统定时电路和节拍控制电路设计也有一定的借鉴意义 . 展开更多
关键词 可配置 非幂方分频器 Verlog-hdl 周期插入控制 分频范围
下载PDF
基于FPGA设计数字锁相环 被引量：1
10
作者 张秀平 钟奇 《河海大学常州分校学报》 2007年第3期51-54,共4页
为了能在数字通信系统的接收端对信息进行正确译码,需产生一个用作取样判决的位定时脉冲.对采用数字锁相环提取定时脉冲的方法进行分析,提出了一种由微分超前/滞后型鉴相器构成数字锁相环的Verilog-HDL建模方案和基于FPGA实现该方案的... 为了能在数字通信系统的接收端对信息进行正确译码,需产生一个用作取样判决的位定时脉冲.对采用数字锁相环提取定时脉冲的方法进行分析,提出了一种由微分超前/滞后型鉴相器构成数字锁相环的Verilog-HDL建模方案和基于FPGA实现该方案的设计过程,给出了仿真结果.以锁相环在CMI线路码译码中的应用为例,验证了该锁相环工作的可靠性. 展开更多
关键词 数字锁相环 verilog-hdl 位定时脉冲 CMI译码 FPGA
下载PDF
基于FPGA的DP-LIBS延时发生器设计与评测
11
作者 吴天宇 周勇 +1 位作者 胥成金 何康 《工业技术创新》 2023年第1期67-74,共8页
双脉冲激光诱导击穿光谱(DP-LIBS)技术是物质分析领域中的一种新兴分析技术,两束激光间的延时需要达到纳秒级精度方可满足技术应用需求。以标准的DP-LIBS激光器击打节奏为起点开展研究,确定最小延时。基于现场可编程门阵列(FPGA)开展系... 双脉冲激光诱导击穿光谱(DP-LIBS)技术是物质分析领域中的一种新兴分析技术,两束激光间的延时需要达到纳秒级精度方可满足技术应用需求。以标准的DP-LIBS激光器击打节奏为起点开展研究,确定最小延时。基于现场可编程门阵列(FPGA)开展系统整体设计:在Verilog-HDL语言环境下构建FPGA仿真程序架构;以EP4CE10E22C8N作为主芯片开展硬件设计,绘制PCB图,得到焊接电路板;基于C#的Winform框架进行上位机控制软件开发,通过矩阵按键的标签名称进行数字排序,以实现波形显示及输出。经评测,系统能够准确接收上位机指令产生相应的脉冲波形输出,脉冲间隔最小可低至10ns,软硬件协同处理效率高,满足DPLIBS实际应用需求。 展开更多
关键词 DP-LIBS 光谱分析 FPGA 延时发生器 verilog-hdl 纳秒级精度
原文传递
通用型SPI总线的IP设计与实现 被引量：4
12
作者 张斌 刘宇 荣金峰 《中国集成电路》 2011年第7期43-47,共5页
相对于并行总线,串行总线具有结构简单的优点。近年来人们对系统功能和性能的需求不断地增长,使得处理器需要的外设越来越多。这时串行总线的优点就逐渐显现出来,因此应用的范围也越来越广。本文根据业界通用的SPI标准介绍了一种通用型... 相对于并行总线,串行总线具有结构简单的优点。近年来人们对系统功能和性能的需求不断地增长,使得处理器需要的外设越来越多。这时串行总线的优点就逐渐显现出来,因此应用的范围也越来越广。本文根据业界通用的SPI标准介绍了一种通用型SPI总线的IP设计与实现方法,采用Verilog-HDL语言完成了电路设计,并用FPGA验证了设计的可行性,并最终使得该设计作为一个完整独立的IP核成功地应用于一系列产品的设计中。 展开更多
关键词 SPI总线 verilog-hdl FPGA ASIC
下载PDF
FPGA在TCP/IP实现中的应用 被引量：5
13
作者 刘蓟铭 朱杰 许智斌 《电子测量技术》 2006年第2期83-84,共2页
文中介绍了以用户数据包协议和网络地址映射到物理地址协议为主要实现对象,采用硬件描述语言在可编程逻辑器件上的实现。对于网络环境简单的网络接口给出了一种更具灵活性的解决方案。
关键词 TCP/IP 可编程逻辑器件 硬件描述语言
下载PDF
基于ME算法的RS译码器的原理和FPGA实现 被引量：1
14
作者 曾德才 魏廷存 《科学技术与工程》 2007年第9期1886-1889,共4页
RS(Reed-Solomon)码是具有很强纠错能力的线性分组码,广泛应用于各种通信和存储系统中。文中设计的译码器采用修正的欧几里德算法(MEA),并在实现中采用公共项提取算法有效地优化了乘法器,以迭代、复用等方法降低了RS码译码硬件实现的复... RS(Reed-Solomon)码是具有很强纠错能力的线性分组码,广泛应用于各种通信和存储系统中。文中设计的译码器采用修正的欧几里德算法(MEA),并在实现中采用公共项提取算法有效地优化了乘法器,以迭代、复用等方法降低了RS码译码硬件实现的复杂度。并用Verilog-HDL语言实现了RS(255,239)码的译码器各个模块的功能。 展开更多
关键词 Reed—Solomon译码 ME算法 FPGA verilog—hdl
下载PDF
用Verilog-HDL设计序列检测器 被引量：2
15
作者 鄢靖丰 陈晓黎 王平 《计算机与数字工程》 2005年第11期118-121,共4页
简要介绍Verilog-HDL设计数字电路基本原理,并用它具体的设计一个序列检测器,且与传统的用J-K触发器所设计的检测器进行了比较,最后在Synplify开发环境进行仿真综合,自动生成了满足给定条件的序列检测器物理电路。
关键词 verilog-hdl SYNPLIFY 电子设计自动化 序列检测器
下载PDF
基于并行通信方式的新型ISP和IAP设计 被引量：2
16
作者 王瑜新 殷瑞祥 《桂林电子工业学院学报》 2005年第6期23-26,共4页
在单片机中用软件实现ISP和IAP,使得目前单片机中大容量的Flash存储器操作速度难以提 高。通过采用ASIC的设计流程,给出一种基于并行通信方式的硬件设计,从而实现了对Flash的快速操 作。用硬件描述语言Verilog-HDL设计硬件,并进行了仿... 在单片机中用软件实现ISP和IAP,使得目前单片机中大容量的Flash存储器操作速度难以提 高。通过采用ASIC的设计流程,给出一种基于并行通信方式的硬件设计,从而实现了对Flash的快速操 作。用硬件描述语言Verilog-HDL设计硬件,并进行了仿真和综合。结果表明,硬件实现的ISP／IAP,操 作速度快、可靠性高。 展开更多
关键词 ISP IAP 并行 单片机 FLASH存储器 verilog—hdl
下载PDF
利用CPLD实现视频系统的逻辑控制 被引量：1
17
作者 姚旭辉 胡越黎 曹家麟 《电子技术（上海）》 2003年第3期33-35,共3页
文章介绍了CPLD技术在数据采集系统中的应用 ,给出了图形编辑方法实例 ,展示了CPLD的优势 ,并对有关CPLD应用的实际问题进行了讨论。
关键词 CPLD 视频系统 图形编辑 verilog-hdl 复杂可编程逻辑器件
原文传递
基于FPGA的低功耗微型图像采集系统的设计 被引量：1
18
作者 刘雅莉 张海龙 朱波 《微型电脑应用》 2016年第7期15-18,共4页
为了满足项目应用的需求,设计了一个基于FPGA的低功耗微型图像采集系统。结合CMOS图像探测器的特点,选用Microsemi公司的FPGA作为硬件设计平台,使用Verilog-HDL硬件描述语言进行描述,并采用自上而下的模块化设计思想对整个系统进行设计... 为了满足项目应用的需求,设计了一个基于FPGA的低功耗微型图像采集系统。结合CMOS图像探测器的特点,选用Microsemi公司的FPGA作为硬件设计平台,使用Verilog-HDL硬件描述语言进行描述,并采用自上而下的模块化设计思想对整个系统进行设计。实验结果表明,所设计的图像采集系统在1280*1024分辨率、20f/s的情况下可以实时稳定的实现图像的显示与存储,图像质量良好。 展开更多
关键词 CMOS图像探测器 FPGA verilog-hdl 自上而下
下载PDF
基于Verilog-HDL的逻辑分析卡中双向端口的设计 被引量：1
19
作者 王海渊 常晓明 李媛媛 《太原理工大学学报》 CAS 北大核心 2006年第4期463-465,共3页
介绍了自行设计逻辑分析卡的系统构成,给出各个功能模块的逻辑框图。然后,从应用的角度简单介绍了ISSI公司的静态RAM芯片IS61LV256,并阐明了将其作为逻辑分析卡外部RAM的使用方法,设计了该RAM与CPLD的硬件接口。应用Verilog-HDL语言对双... 介绍了自行设计逻辑分析卡的系统构成,给出各个功能模块的逻辑框图。然后,从应用的角度简单介绍了ISSI公司的静态RAM芯片IS61LV256,并阐明了将其作为逻辑分析卡外部RAM的使用方法,设计了该RAM与CPLD的硬件接口。应用Verilog-HDL语言对双向(inout)端口所进行了描述,在此基础上以一个简化了的双向(inout)端口模块为例,设计了对该双向(in-out)端口的仿真方法,并给出了仿真结果。最后给出一种简易的硬件测试方法对双向(inout)端口进行测试,证明了该设计以及对其的仿真的正确性。 展开更多
关键词 verilog—hdl 逻辑分析卡 inout 硬件测试法 RAM
下载PDF
二辅助通道雷达副瓣对消处理的FPGA实现 被引量：1
20
作者 郭二辉 《现代电子技术》 2007年第1期6-8,共3页
传统的副瓣对消处理多基于通用DSP。为了在由FPGA构建的板级信号处理器上实现雷达副瓣对消处理,可以将副瓣对消的算法采用一种专用硬件架构来实现。在开发电路时充分考虑设计的可移植性,为以后类似的任务提供IP。基于硬件乘法器复用的... 传统的副瓣对消处理多基于通用DSP。为了在由FPGA构建的板级信号处理器上实现雷达副瓣对消处理,可以将副瓣对消的算法采用一种专用硬件架构来实现。在开发电路时充分考虑设计的可移植性,为以后类似的任务提供IP。基于硬件乘法器复用的方法设计的电路,已经过FPGA验证,实测对消比大于20 dB,达到了预定指标,并已应用于工程实践。 展开更多
关键词 副瓣对消 FPGA verilog—hdl 可移植性
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 41 下一页 到第 页
使用帮助 返回顶部