期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
相位舍位对直接数字频率合成杂散特性的影响 被引量:17
1
作者 金数波 邓贤进 王豪才 《系统工程与电子技术》 EI CSCD 北大核心 2002年第10期16-18,共3页
现代通信系统对频率合成源的技术指标提出了越来越高的要求 ,如相位噪声和杂散抑制等。由于相位舍位会导致直接数字频率合成器 (DDS)的输出产生杂散 ,使其频谱特性恶化。用傅里叶变换方法对在相位舍位情况下的DDS输出频谱的杂散特性进... 现代通信系统对频率合成源的技术指标提出了越来越高的要求 ,如相位噪声和杂散抑制等。由于相位舍位会导致直接数字频率合成器 (DDS)的输出产生杂散 ,使其频谱特性恶化。用傅里叶变换方法对在相位舍位情况下的DDS输出频谱的杂散特性进行了理论分析 ,分析结果与实验结果相吻合。 展开更多
关键词 相位舍位 直接数字频率合成 杂散特性 杂散抑制 相位噪声
下载PDF
基于FPGA的低杂散小容量DDFS设计
2
作者 应文威 蒋宇中 张伽伟 《现代电子技术》 2010年第18期13-16,共4页
研究传统的DDFS频谱杂散分量,分析了杂散分量的来源和传统相位抖动除噪技术的缺点,提出了对相位舍入分解进行Taylor展开的DDFS改进结构。同时该结构采用循环相位累加器等结构,降低了杂散分量,提高了频率精度,压缩了ROM的容量。FPGA上的... 研究传统的DDFS频谱杂散分量,分析了杂散分量的来源和传统相位抖动除噪技术的缺点,提出了对相位舍入分解进行Taylor展开的DDFS改进结构。同时该结构采用循环相位累加器等结构,降低了杂散分量,提高了频率精度,压缩了ROM的容量。FPGA上的实现表明该结构能有效降低杂散,能使SDFR比采用相位抖动除噪的方法扩大30 dB,同时ROM的容量比传统结构压缩了4倍以上。 展开更多
关键词 DDFS FPGA TAYLOR 杂散抑制 循环相位累加器
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部