期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种高速卷积编解码器的FPGA实现
被引量：
4
1
作者
周希侠
朱克勤
周少骞
《上海航天》
2004年第3期29-33,共5页
在现场可编程逻辑器件(FPGA)的基础上,采用模块化设计,将超高速集成电路硬件描述语言(VHDL)和原理图混合输入,设计了一种可实现数据高速传输的卷积编码器和维特比译码器。在编码器和译码器中采用(7,3/4)增信删余方式以提高编译码效率。...
在现场可编程逻辑器件(FPGA)的基础上,采用模块化设计,将超高速集成电路硬件描述语言(VHDL)和原理图混合输入,设计了一种可实现数据高速传输的卷积编码器和维特比译码器。在编码器和译码器中采用(7,3/4)增信删余方式以提高编译码效率。设计的维特比译码器速率可达100Mb/s。
展开更多
关键词
现场可编程逻辑器件
超高速集成电路硬件描述语言
卷积编码
软判决维特比译码算法
增信删余
下载PDF
职称材料
题名
一种高速卷积编解码器的FPGA实现
被引量：
4
1
作者
周希侠
朱克勤
周少骞
机构
上海航天测控通信研究所
出处
《上海航天》
2004年第3期29-33,共5页
文摘
在现场可编程逻辑器件(FPGA)的基础上,采用模块化设计,将超高速集成电路硬件描述语言(VHDL)和原理图混合输入,设计了一种可实现数据高速传输的卷积编码器和维特比译码器。在编码器和译码器中采用(7,3/4)增信删余方式以提高编译码效率。设计的维特比译码器速率可达100Mb/s。
关键词
现场可编程逻辑器件
超高速集成电路硬件描述语言
卷积编码
软判决维特比译码算法
增信删余
Keywords
Field
programmable
gate
array
Very
high
speed
integrated
circuit
hardware
description
language
Convolutional
encoding
soft decision
viterbi
decoding
algorithm
Puncturing
and
depuncturing
分类号
TN911.22 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种高速卷积编解码器的FPGA实现
周希侠
朱克勤
周少骞
《上海航天》
2004
4
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
