针对宇航用大容量SRAM器件抗单粒子效应性能的试验评估需要,利用重离子加速器对抗辐射加固32 M Bulk CMOS工艺SRAM和16 M SOI CMOS工艺SRAM进行了单粒子效应模拟试验研究,获得SRAM器件单粒子效应特性并进行在轨翻转率预估;对单粒子翻转...针对宇航用大容量SRAM器件抗单粒子效应性能的试验评估需要,利用重离子加速器对抗辐射加固32 M Bulk CMOS工艺SRAM和16 M SOI CMOS工艺SRAM进行了单粒子效应模拟试验研究,获得SRAM器件单粒子效应特性并进行在轨翻转率预估;对单粒子翻转试验中重离子射程的影响,不同SEU类型的翻转截面差异,在轨翻转率预估的有关因素等进行了分析讨论。结果表明,这2款抗辐射加固SRAM器件都达到了较高的抗单粒子效应性能指标。试验结果可以为SRAM器件的单粒子效应试验评估提供参考。展开更多
SOI CMOS技术在一些特殊应用领域中有着体硅无法比拟的优势文中叙述采用SIMOX材料和0.8μm SOI CMOS工艺加固技术成功研制出抗辐射性能较好的器件和电路,并且给出了SOI CMOS器件的特性随辐照总剂量的变化关系,试验电路通过了总剂量500 K...SOI CMOS技术在一些特殊应用领域中有着体硅无法比拟的优势文中叙述采用SIMOX材料和0.8μm SOI CMOS工艺加固技术成功研制出抗辐射性能较好的器件和电路,并且给出了SOI CMOS器件的特性随辐照总剂量的变化关系,试验电路通过了总剂量500 Krad(Si)钴60γ射线辐照实验。展开更多
在 SOI(Silicon on Insulator)结构硅膜上面生长一层 Si Ge合金 ,采用类似 SOICMOS工艺制作成具有Si Ge沟道的 SOICMOS集成电路。该电路不仅具有 SOICMOS电路的优点 ,而且因为 Si Ge中的载流子迁移率明显高于 Si中载流子的迁移率 ,所以...在 SOI(Silicon on Insulator)结构硅膜上面生长一层 Si Ge合金 ,采用类似 SOICMOS工艺制作成具有Si Ge沟道的 SOICMOS集成电路。该电路不仅具有 SOICMOS电路的优点 ,而且因为 Si Ge中的载流子迁移率明显高于 Si中载流子的迁移率 ,所以提高了电路的速度和驱动能力。另外由于两种极性的 SOI MOSFET都采用 Si Ge沟道 ,就避免了只有 SOIPMOSFET采用 Si Ge沟道带来的选择性生长 Si Ge层的麻烦。采用二维工艺模拟得到了器件的结构 ,并以此结构参数进行了器件模拟。模拟结果表明 ,N沟和 P沟两种 MOSFET的驱动电流都有所增加 。展开更多
文章对部分耗尽0.8μm SOI CMOS工艺源漏电阻产生影响的四个主要因素采用二水平全因子实验设计[1],分析结果表明在注入能量、剂量、束流和硅膜厚度因素中,硅膜厚度显著影响P+源漏电阻,当顶层硅膜厚度充分时,P+源漏电阻工艺窗口大。实验...文章对部分耗尽0.8μm SOI CMOS工艺源漏电阻产生影响的四个主要因素采用二水平全因子实验设计[1],分析结果表明在注入能量、剂量、束流和硅膜厚度因素中,硅膜厚度显著影响P+源漏电阻,当顶层硅膜厚度充分时,P+源漏电阻工艺窗口大。实验指出注入能量未处于合理的范围,导致源漏电阻工艺窗口不足,影响0.8μm SOI工艺成品率。通过实验优化后部分耗尽0.8μm SOI CMOS工艺P+源漏电阻达到小于200Ω/□,工艺能力显著提高到Ppk>2.01水平,充分满足部分耗尽0.8μm SOICMOS工艺P+源漏电阻需求。展开更多
提出了一种高温 SOI CMOS电路设计方法—自动体偏置多阈值电压 SOI CMOS(简称 ABB－MT－ SOI CMOS： Auto－ Bulk－ Biased Multi－ Threshold SOI CMOS)电路。文中主要讨论了 ABB－MT－ SOI CMOS电路的结构与工作原理 ,设计与布局等，...提出了一种高温 SOI CMOS电路设计方法—自动体偏置多阈值电压 SOI CMOS(简称 ABB－MT－ SOI CMOS： Auto－ Bulk－ Biased Multi－ Threshold SOI CMOS)电路。文中主要讨论了 ABB－MT－ SOI CMOS电路的结构与工作原理 ,设计与布局等，给出了内部电路电压和电流的模拟结果，并简述了该电路的应用前景。展开更多
基于0.18μm SOI CMOS工艺设计了一款用于数字相控阵雷达的宽带有源下混频器。该混频器集成了射频、本振放大器、Gilbert混频电路、中频放大器以及ESD保护电路。该芯片可以直接差分输出,亦可经过片外balun合成单端信号后输出。射频和本...基于0.18μm SOI CMOS工艺设计了一款用于数字相控阵雷达的宽带有源下混频器。该混频器集成了射频、本振放大器、Gilbert混频电路、中频放大器以及ESD保护电路。该芯片可以直接差分输出,亦可经过片外balun合成单端信号后输出。射频和本振端口VSWR的测试结果在0.7~4.0GHz范围内均小于2,IF端口的VSWR测试结果在25 MHz^1GHz范围内小于2。当差分输出时,该混频器的功率转换增益为10dB,1dB压缩点输出功率为3.3dBm。电源电压为2.5V,静态电流为64mA,芯片面积仅为1.0mm×0.9mm。展开更多
文摘针对宇航用大容量SRAM器件抗单粒子效应性能的试验评估需要,利用重离子加速器对抗辐射加固32 M Bulk CMOS工艺SRAM和16 M SOI CMOS工艺SRAM进行了单粒子效应模拟试验研究,获得SRAM器件单粒子效应特性并进行在轨翻转率预估;对单粒子翻转试验中重离子射程的影响,不同SEU类型的翻转截面差异,在轨翻转率预估的有关因素等进行了分析讨论。结果表明,这2款抗辐射加固SRAM器件都达到了较高的抗单粒子效应性能指标。试验结果可以为SRAM器件的单粒子效应试验评估提供参考。
文摘在 SOI(Silicon on Insulator)结构硅膜上面生长一层 Si Ge合金 ,采用类似 SOICMOS工艺制作成具有Si Ge沟道的 SOICMOS集成电路。该电路不仅具有 SOICMOS电路的优点 ,而且因为 Si Ge中的载流子迁移率明显高于 Si中载流子的迁移率 ,所以提高了电路的速度和驱动能力。另外由于两种极性的 SOI MOSFET都采用 Si Ge沟道 ,就避免了只有 SOIPMOSFET采用 Si Ge沟道带来的选择性生长 Si Ge层的麻烦。采用二维工艺模拟得到了器件的结构 ,并以此结构参数进行了器件模拟。模拟结果表明 ,N沟和 P沟两种 MOSFET的驱动电流都有所增加 。
文摘文章对部分耗尽0.8μm SOI CMOS工艺源漏电阻产生影响的四个主要因素采用二水平全因子实验设计[1],分析结果表明在注入能量、剂量、束流和硅膜厚度因素中,硅膜厚度显著影响P+源漏电阻,当顶层硅膜厚度充分时,P+源漏电阻工艺窗口大。实验指出注入能量未处于合理的范围,导致源漏电阻工艺窗口不足,影响0.8μm SOI工艺成品率。通过实验优化后部分耗尽0.8μm SOI CMOS工艺P+源漏电阻达到小于200Ω/□,工艺能力显著提高到Ppk>2.01水平,充分满足部分耗尽0.8μm SOICMOS工艺P+源漏电阻需求。
文摘提出了一种高温 SOI CMOS电路设计方法—自动体偏置多阈值电压 SOI CMOS(简称 ABB－MT－ SOI CMOS： Auto－ Bulk－ Biased Multi－ Threshold SOI CMOS)电路。文中主要讨论了 ABB－MT－ SOI CMOS电路的结构与工作原理 ,设计与布局等，给出了内部电路电压和电流的模拟结果，并简述了该电路的应用前景。
文摘基于0.18μm SOI CMOS工艺设计了一款用于数字相控阵雷达的宽带有源下混频器。该混频器集成了射频、本振放大器、Gilbert混频电路、中频放大器以及ESD保护电路。该芯片可以直接差分输出,亦可经过片外balun合成单端信号后输出。射频和本振端口VSWR的测试结果在0.7~4.0GHz范围内均小于2,IF端口的VSWR测试结果在25 MHz^1GHz范围内小于2。当差分输出时,该混频器的功率转换增益为10dB,1dB压缩点输出功率为3.3dBm。电源电压为2.5V,静态电流为64mA,芯片面积仅为1.0mm×0.9mm。
