基于FPGA的Serial RapidIO协议的设计与实现 被引量：10

1

作者 许树军 黄镠 +1 位作者 牛戴楠 王锐 《雷达与对抗》 2015年第4期36-38,49,共4页

在对RapidIO协议和Serial RapidIO(SRIO,下同)IPcore用户接口介绍的基础上,详细描述了Serial RapidIO交换架构在FPGA上的编程方法,并采用双缓存机制实现了位宽、数据流速的转换,完成了多SRIO节点间的高速数据通信,具有较强的通用性和可... 在对RapidIO协议和Serial RapidIO(SRIO,下同)IPcore用户接口介绍的基础上,详细描述了Serial RapidIO交换架构在FPGA上的编程方法,并采用双缓存机制实现了位宽、数据流速的转换,完成了多SRIO节点间的高速数据通信,具有较强的通用性和可移植性。 展开更多

关键词 FPGA SRio IPCORE rapidio 高速通信 串行接口

下载PDF 职称材料

以太网、PCIe和Rapid IO高速总线比较分析 被引量：5

2

作者 祝树生 解春雷 +2 位作者 仇公望 詹景坤 王小辉 《电子测试》 2016年第6期100-102,共3页

目前在嵌入式系统中有许多连接元件的方法,但最主要的还是以太网、PCI Express(PCIe)和Rapid IO这三种高速串行标准。本文主要从协议层次结构、带宽选项、拓扑结构、数据包协议、可靠性、可用性和应用场景几个方面对这三种总线的特点进... 目前在嵌入式系统中有许多连接元件的方法,但最主要的还是以太网、PCI Express(PCIe)和Rapid IO这三种高速串行标准。本文主要从协议层次结构、带宽选项、拓扑结构、数据包协议、可靠性、可用性和应用场景几个方面对这三种总线的特点进行了比较分析,以供在实际应用中选用分析。 展开更多

关键词 以太网 PCIE rapid io 高速总线

下载PDF 职称材料

基于OpenVPX的全交换式信号处理平台设计 被引量：5

3

作者 王巍 何军 《通信技术》 2017年第6期1314-1318,共5页

针对现代通信侦察系统大带宽高性能处理的需求,给出了一种新的信号处理平台硬件设计方案。处理平台满足OpenVPX标准,采用全交换式体系结构和Rapid IO高速总线。结果显示,处理平台大幅提高了传输带宽,可达到81 Gb/s;灵活性好,可针对不同... 针对现代通信侦察系统大带宽高性能处理的需求,给出了一种新的信号处理平台硬件设计方案。处理平台满足OpenVPX标准,采用全交换式体系结构和Rapid IO高速总线。结果显示,处理平台大幅提高了传输带宽,可达到81 Gb/s;灵活性好,可针对不同的应用需要进行网络拓扑结构设计;通用性强,不同平台间可实现模块的交叉互换。此外,详细介绍了OpenVPX总线的技术特点,处理平台的总体架构、模块设计、高速互联网络的实现等。 展开更多

关键词 信号处理平台 OpenVPX 全交换 rapid io

下载PDF 职称材料

基于TSI578的Rapid IO互连技术 被引量：4

4

作者 冼友伦 纪小明 王显跃 《电子与封装》 2014年第11期26-30,共5页

针对传统总线数据传输存在的问题,提出基于Rapid IO在高速信号处理的应用,介绍Rapid IO的体系结构及其性能优势,根据Rapid IO协议,给出了基于TSI578的Rapid IO互连方案,并在实际系统上进行验证与实现。实验结果表明,该方案是有效的。

关键词 高速总线 rapid io 互联技术 FPGA TSI578

下载PDF 职称材料

一种基于VPX架构的高速数据采集系统设计

5

作者 赵江涛 田泽 +2 位作者 张荣华 夏杰 宋杰 《工业控制计算机》 2023年第4期78-80,159,共4页

针对传统并行总线的嵌入式系统,信息交换及数据采集已不能满足高传输带宽、大数据交互的要求,提出了一种基于VPX(VITA46)架构下高速串行总线的高速数据采集系统设计方案。该系统满足VITA64标准,设计利用多片FPGA的GTX高速接口实现接口... 针对传统并行总线的嵌入式系统,信息交换及数据采集已不能满足高传输带宽、大数据交互的要求,提出了一种基于VPX(VITA46)架构下高速串行总线的高速数据采集系统设计方案。该系统满足VITA64标准,设计利用多片FPGA的GTX高速接口实现接口之间的连接与数据交互,采用Rapid IO、PCIE总线的双余度交互式结构,解决了传统并行总线接口类型多、结构复杂、协议转换的问题,并实现了数据的高速交互,提高了系统高可靠性。结果显示,平台大幅提高了传输带宽,其中Rapid IO总线单通道传输速率可达6.25 Gbps。此外,重点介绍了平台的基本原理设计、设计过程中采用的关键技术等。实验结果表明,该方案具有通用化、扩展性高、可靠性高等特点。实际工程验证,设计的平台能达到高传输带宽、大数据交互的要求,同时该系统的性能优越,功能稳定可靠。 展开更多

关键词 VPX 大数据交互 高速数据采集 光纤通道 rapid io PCIE

下载PDF 职称材料

基于AS5643总线的综合化通信导航识别系统设计

6

作者 梅云华 《现代电子技术》 2023年第15期31-36,共6页

综合化通信导航识别系统设计复杂、功能集成度高,系统内部硬件单元通过各类系统总线进行互联,实现不同硬件资源间的参数控制、系统控制和数据交换,系统总线包括信道控制总线、系统核心数据总线、系统对外通信总线等,其中系统核心数据总... 综合化通信导航识别系统设计复杂、功能集成度高,系统内部硬件单元通过各类系统总线进行互联,实现不同硬件资源间的参数控制、系统控制和数据交换,系统总线包括信道控制总线、系统核心数据总线、系统对外通信总线等,其中系统核心数据总线决定了综合化通信导航识别系统的架构和性能。AS5643总线具有带宽确定、传输可靠、支持环行拓扑等特性,可以满足综合化通信导航识别系统高可靠性的总线传输需求。选用AS5643总线作为综合化通信导航识别系统的核心数据通信总线,可以实现综合化通信导航识别系统中传感器功能重构和关键功能单元的备份设计,从而通过系统故障管理设计,提高综合化通信导航识别系统的可靠性。最后,与基于Rapid IO等总线的综合化通信导航识别系统方案相比,基于AS5643总线的综合化通信导航识别系统在系统集成度、可靠性和维护性上均有一定的优势。 展开更多

关键词 综合化 CNI AS5643 系统设计 总线 故障管理 rapid io 网络拓扑

下载PDF 职称材料

一种机载嵌入式全高清视频压缩方法 被引量：2

7

作者 许逸飞 樊超 《电子技术（上海）》 2016年第3期61-62,共2页

为解决当前机载记录设备对于大数据量全高清视频的压缩问题,本文给出一种通用的机载嵌入式全高清视频压缩方法,以通用DSP+FPGA为核心设计全高清视频压缩系统,视频码流通过高速串行Rapid IO总线传输,该系统并不局限于何种视频压缩算法,... 为解决当前机载记录设备对于大数据量全高清视频的压缩问题,本文给出一种通用的机载嵌入式全高清视频压缩方法,以通用DSP+FPGA为核心设计全高清视频压缩系统,视频码流通过高速串行Rapid IO总线传输,该系统并不局限于何种视频压缩算法,具有较好的灵活性。 展开更多

关键词 视频压缩 全高清 FPGA DSP rapidio

原文传递

多路红外图像处理平台的设计与实现 被引量：1

8

作者 陈朝亮 贾子尧 《光电技术应用》 2016年第1期60-63,共4页

随着图像处理技术的发展,尤其在多路图像传输处理系统中,需要极高的图像处理速度。提出了Rapid IO网络互联加QDR2存储器高速存储的方案,满足了多路红外图像并行处理的高速性、实时性要求,可广泛应用于嵌入式图像处理系统中。在该平台上... 随着图像处理技术的发展,尤其在多路图像传输处理系统中,需要极高的图像处理速度。提出了Rapid IO网络互联加QDR2存储器高速存储的方案,满足了多路红外图像并行处理的高速性、实时性要求,可广泛应用于嵌入式图像处理系统中。在该平台上实现了三路红外图像的实时拼接功能,验证了该平台的可靠性及实用性。 展开更多

关键词 rapidio 多路图像 QDR2 交换网络 FPGA

下载PDF 职称材料

一种6.25Gb/s带预加重结构的低压差分发送器

9

作者 陈浩 黄鲁 张步青 《微电子学》 CAS CSCD 北大核心 2016年第1期67-70,共4页

采用SMIC 40nm CMOS工艺,设计了一种带预加重结构的低压差分(LVDS)发送器。低压差分驱动器采用双运放反馈控制电路,可稳定输出信号的摆幅。采用边沿检测电流注入的预加重电路,对输出进行高频预加重,克服了数据高速传输中高频信号的损失... 采用SMIC 40nm CMOS工艺,设计了一种带预加重结构的低压差分(LVDS)发送器。低压差分驱动器采用双运放反馈控制电路,可稳定输出信号的摆幅。采用边沿检测电流注入的预加重电路,对输出进行高频预加重,克服了数据高速传输中高频信号的损失。该发送器的速率为6.25Gb/s,输出差分信号摆幅为300mV,预加重比例为3.5dB,功耗为7.1mW。该低压差分发送器可应用于高速IO物理层电路中。 展开更多

关键词 并串转换 预加重 低压差分发送器 高速io

下载PDF 职称材料

基于SRIO的数据传输设计 被引量：6

10

作者 多卉枫 任勇峰 武慧军 《电子测量技术》 北大核心 2021年第21期7-11,共5页

为解决大数据量传输系统中传输速率低、带宽小、可靠性差的问题,提出一种基于SRIO协议的FPGA间大量数据高速传输的设计方案。设计使用FPGA内嵌SRIO IP核对传输数据进行发送、解析和接收;使用FPGA内部GTP高速串行收发器作为物理层传输基... 为解决大数据量传输系统中传输速率低、带宽小、可靠性差的问题,提出一种基于SRIO协议的FPGA间大量数据高速传输的设计方案。设计使用FPGA内嵌SRIO IP核对传输数据进行发送、解析和接收;使用FPGA内部GTP高速串行收发器作为物理层传输基础;利用光电转换模块实现光、电信号的转换,以完成数据远距离传输。通过测试验证本设计数据传输准确可靠,传输速率可达280 MB/s,且本方案已成功应用于遥测系统存储器地面测试台项目,可实现两FPGA设备间大量数据高速可靠传输。 展开更多

关键词 Serial rapid io协议 FPGA 光模块 高速传输

下载PDF 职称材料

基于SRIO交换的雷达通用数字信号处理模块设计 被引量：6

11

作者 任成喜 徐定良 梁慧 《现代雷达》 CSCD 北大核心 2017年第3期42-48,共7页

首先,介绍了通用数字信号处理模块的软硬件架构;接着,阐述了模块关键技术的实现,测试并分析了处理器的运算和传输能力;最后,给出一个使用该模块组建的雷达信号处理机。该模块具有较好的通用性、可重构性和扩展性,可被用于构建大规模的... 首先,介绍了通用数字信号处理模块的软硬件架构;接着,阐述了模块关键技术的实现,测试并分析了处理器的运算和传输能力;最后,给出一个使用该模块组建的雷达信号处理机。该模块具有较好的通用性、可重构性和扩展性,可被用于构建大规模的信号处理机。 展开更多

关键词 并行处理 串行高速输入输出 TMS320C6678处理器 CPS-1848

下载PDF 职称材料

基于VPX的6U信号处理系统设计 被引量：5

12

作者 苟欢敏 薛培 杨芳 《电子与封装》 2014年第11期21-25,共5页

VPX总线标准具有带宽高、实时性强、拓扑结构灵活、通用性强、抗恶劣环境能力强等优点,代表着新一代军用综合信息处理平台系统的发展方向[1]。设计一种基于VPX标准的6U信号处理系统,该系统提供了高带宽,支持串行Rapid IO以及PCIE等高速... VPX总线标准具有带宽高、实时性强、拓扑结构灵活、通用性强、抗恶劣环境能力强等优点,代表着新一代军用综合信息处理平台系统的发展方向[1]。设计一种基于VPX标准的6U信号处理系统,该系统提供了高带宽,支持串行Rapid IO以及PCIE等高速数据传输,为数据的高速交换提供了可能,满足了现代雷达、图像等信号处理系统对带宽和数据处理能力的要求。 展开更多

关键词 信号处理 VPX 串行rapidio PCIE

下载PDF 职称材料

一种面向SRIO交换网络的路由自动搜索及配置方法 被引量：5

13

作者 张亦居 李天 段瀚林 《航空电子技术》 2019年第1期41-44,共4页

提出了一种基于高速串行输入-输出(SRIO)网络的路由自动搜索及配置设计方法,该设计方案针对基于SRIO网络的通信系统,采用深度优先搜索(DFS)的算法搜索系统内的各个SRIO网络节点,并按照预设规则配置系统内各SRIO网络节点通信路径,实现SRI... 提出了一种基于高速串行输入-输出(SRIO)网络的路由自动搜索及配置设计方法,该设计方案针对基于SRIO网络的通信系统,采用深度优先搜索(DFS)的算法搜索系统内的各个SRIO网络节点,并按照预设规则配置系统内各SRIO网络节点通信路径,实现SRIO网络组网通信的功能,支持RapidIO总线在现代航空电子系统中的广泛应用。 展开更多

关键词 高速串行输入-输出(SRio) 深度优先搜索(DFS)

下载PDF 职称材料

基于SRapidIO及PCIe协议的雷达多通道数据光纤高速记录系统 被引量：4

14

作者 母其勇 王永良 +2 位作者 高飞 王俊 任磊 《计算机应用》 CSCD 北大核心 2015年第A02期30-33,61,共5页

针对目前雷达原始零中频数据后期重新分析的需求,实现低成本的雷达多通道高速数据记录的目的,通过对串行高速输入输出(SRIO)协议三层链路建立过程的分析与实测,设计了基于光纤传输的雷达数据接口,解决了雷达处理机与数据记录卡间Xilinx... 针对目前雷达原始零中频数据后期重新分析的需求,实现低成本的雷达多通道高速数据记录的目的,通过对串行高速输入输出(SRIO)协议三层链路建立过程的分析与实测,设计了基于光纤传输的雷达数据接口,解决了雷达处理机与数据记录卡间Xilinx与Altera两个FPGA厂商SRIO协议互连的问题,以及设计了基于分页DMA控制的PCIe协议接口转换与数据乒乓记录系统,实现了数据传输接口的标准化,实现了高速数据的低成本与高可靠记录。本系统的实现解决了新体制雷达获取实测数据中面临的数据量大、数据通道多、雷达与记录端的远距离传输问题。 展开更多

关键词 串行高速输入输出 PCIE 多通道数据 光纤 高速记录系统

下载PDF 职称材料

基于VPX标准的车载综合信息系统设计 被引量：2

15

作者 卫攸宁 杨鹏 +2 位作者 张宇 毛微 袁佳 《计算机测量与控制》 2019年第11期180-183,共4页

针对车载武器系统技术发展和型号研制的实际要求,设计一套基于VPX标准的车载综合信息处理系统;该系统具备强大的数据处理能力和数据交换能力,采用Rapid IO和以太网双总线形式对不同类型、不同数据量的系统数据进行分类传输,经实际应用... 针对车载武器系统技术发展和型号研制的实际要求,设计一套基于VPX标准的车载综合信息处理系统;该系统具备强大的数据处理能力和数据交换能力,采用Rapid IO和以太网双总线形式对不同类型、不同数据量的系统数据进行分类传输,经实际应用具有高实时性、高可靠性、高通用性、高扩展性等特点,是新一代车载综合信息处理系统的发展趋势和方向。 展开更多

关键词 VPX标准 综合信息处理 rapid io总线 以太网总线

下载PDF 职称材料

基于RapidIO技术的数据交换系统的设计与实现 被引量：2

16

作者 陈剑波 侯卫民 +1 位作者 蒋景宏 苏佳 《计算机与网络》 2014年第12期46-49,共4页

RapidIO是一种基于包交换的体系结构,为高性能的嵌入式系统内部互连通信提供了良好的解决方案,其特点在于能提供多处理器系统点对点的对等通信能力,能够满足嵌入式系统对高速、高带宽、低延迟和低功耗的苛刻需求,在网络通信、存储网络... RapidIO是一种基于包交换的体系结构,为高性能的嵌入式系统内部互连通信提供了良好的解决方案,其特点在于能提供多处理器系统点对点的对等通信能力,能够满足嵌入式系统对高速、高带宽、低延迟和低功耗的苛刻需求,在网络通信、存储网络、军事技术及工业自动化领域有着广泛的应用。设计了一种基于RapidIO技术的信号处理平台,具有可重构性的优点,算法工程师可以根据算法的具体需要,在不改变硬件平台的条件下,搭建出更加适合算法数据流向的的网络拓扑结构,从而提高平台的可复用性以及数据的传输速率。重新搭建出更加优化的DSP网络拓扑结构,从而提高数据的传输效率。 展开更多

关键词 串行rapid io交换机 信号处理系统 DSP网络拓扑

下载PDF 职称材料

基于1K×1K的多通道综合图像信号处理系统设计 被引量：2

17

作者 雷宏 沈龙龙 白江坡 《光电技术应用》 2020年第3期26-30,共5页

介绍了一种面向1K×1K的多通道红外图像信号处理系统,该系统通过SRIO网络实现所有处理器节点的互联。高性能FPGA为多路红外图像提供了5 Gbps的传输速率以及大容量缓存,为实现图像拼接及图像量化提供了充足的资源,并有效缩短了图像... 介绍了一种面向1K×1K的多通道红外图像信号处理系统,该系统通过SRIO网络实现所有处理器节点的互联。高性能FPGA为多路红外图像提供了5 Gbps的传输速率以及大容量缓存,为实现图像拼接及图像量化提供了充足的资源,并有效缩短了图像拼接及量化时间。多核DSP以高主频、大内存、多核并行处理特点,实现了图像处理算法的高效率计算。 展开更多

关键词 多通道 SRio 红外图像 FPGA DSP

下载PDF 职称材料

基于FPGA的射频收发前端系统设计

18

作者 苟欢敏 支敏 《电子与封装》 2015年第10期12-15 43,43,共5页

以Xilinx公司的V5系列FPGA芯片为研究对象,设计实现了一种基于VPX标准的6U射频收发前端信号处理系统。该系统主要由控制电路和射频电路组成,控制电路主要完成对外、对内的接口通信功能以及核心器件的控制。射频电路主要完成信号滤波、... 以Xilinx公司的V5系列FPGA芯片为研究对象,设计实现了一种基于VPX标准的6U射频收发前端信号处理系统。该系统主要由控制电路和射频电路组成,控制电路主要完成对外、对内的接口通信功能以及核心器件的控制。射频电路主要完成信号滤波、放大、正交上变频、功率放大等。设计的系统支持串行Rapid IO高速数据传输,为数据的高速交换提供了可能,满足了系统对带宽和数据处理能力的要求,经过验证系统的各项性能指标符合设计要求。 展开更多

关键词 FPGA VPX 串行rapid io

下载PDF 职称材料

一种用于串行Rapid IO接口的差分接收机设计

19

作者 苏鹏洲 黄鲁 张步青 《微电子学与计算机》 CSCD 北大核心 2015年第10期185-188,共4页

基于串行Rapid IO 2.0规范,设计了一种用于串行Rapid IO接口的差分接收机.该接收机均衡电路的频率补偿点以及补偿强度可调,以满足Rapid IO 2.0规范规定的不同传输数据率的传输要求;采用共模稳定与偏移调整电路,以减小工艺和温度对接收... 基于串行Rapid IO 2.0规范,设计了一种用于串行Rapid IO接口的差分接收机.该接收机均衡电路的频率补偿点以及补偿强度可调,以满足Rapid IO 2.0规范规定的不同传输数据率的传输要求;采用共模稳定与偏移调整电路,以减小工艺和温度对接收机的影响.基于SMIC 40nm CMOS工艺对电路进行设计.仿真结果显示,该差分接收机满足Rapid IO 2.0规范,在6.25Gb/s的最大数据率下,平均功耗为1.3mW. 展开更多

关键词 rapid io 2.0 接收机 CTLE 均衡器

下载PDF 职称材料