期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到6篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种高效动态数字信道化方法 被引量：23
1
作者 朱晓 司锡才 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2009年第7期160-164,共5页
针对宽带数字接收信号中存在多个非均匀分布且动态变化的信道的情况,提出了一种高效动态数字信道化方法.该方法基于信号重构理论,将接收信号均匀划分成多个子带,根据能量检测环节将属于同一信道的相邻子带输入到相应的综合滤波器组,输... 针对宽带数字接收信号中存在多个非均匀分布且动态变化的信道的情况,提出了一种高效动态数字信道化方法.该方法基于信号重构理论,将接收信号均匀划分成多个子带,根据能量检测环节将属于同一信道的相邻子带输入到相应的综合滤波器组,输出即为该信道的基带信号.信道覆盖子带个数变化时,只需根据能量检测结果改变综合滤波器组的系数,因而具有一定的自适应特点. 展开更多
关键词 非均匀信道化 信道综合 多速率数字信号处理 近似精确重建 多相分解
下载PDF
类梳状补偿滤波器设计与仿真 被引量：6
2
作者 张磊 狄建国 +2 位作者 吴淑婷 王建新 方熙 《电子学报》 EI CAS CSCD 北大核心 2018年第8期1997-2003,共7页
积分梳状(CIC:cascaded integrator comb)滤波器由于具有运算速度较快,占用资源少等优点,而被广泛应用于多信号抗混叠系统中.针对传统CIC滤波器因简单级联而带来的通带失真增大和阻带衰减减小的缺陷,本文基于CIC滤波器的传递函数以及频... 积分梳状(CIC:cascaded integrator comb)滤波器由于具有运算速度较快,占用资源少等优点,而被广泛应用于多信号抗混叠系统中.针对传统CIC滤波器因简单级联而带来的通带失真增大和阻带衰减减小的缺陷,本文基于CIC滤波器的传递函数以及频谱特性分析,提出了一种类梳状补偿滤波器(SCC_CIC:similar to comb compensation CIC)的设计方案,根据实际需要调整参数和来满足设计要求.同时,利用多相分解技术重构滤波器结构,提升了整个系统的运行效率,且实现复杂度较低.通过MATLAB仿真实验及分析,相比N=2的同级联数的传统CIC滤波器、ISOP_CIC(interpolated second-order polynomials CIC)和SCIC(sharpening to cascaded integrator-comb)滤波器,SCC_CIC滤波器在fs处的阻带衰减分别增加近了80d B、60d B和70d B,在fc处分别补偿通带失真97.3%、90.1%和-2%,整个滤波器的运算量减小到1/D,滤波器的精确度基本保持一致,使得SCC_CIC能够较好地应用在抗混叠滤波系统中. 展开更多
关键词 积分梳状滤波器 类梳状补偿滤波器 通带失真 阻带衰减 多相分解 抗混叠滤波
下载PDF
一种基于多相滤波的高速信号处理算法 被引量：5
3
作者 吕影影 徐强 崔志超 《雷达科学与技术》 2014年第2期161-165,共5页
在多速率信号处理中,常采用多相滤波结构以有效地降低系统的运算量,提高系统信号处理的实时性。如果采用内插系统的多相滤波结构,在实现过程中受系统时钟频率的约束,将无法实现采样率超过时钟频率的高速率信号的传输。提出了一种基于多... 在多速率信号处理中,常采用多相滤波结构以有效地降低系统的运算量,提高系统信号处理的实时性。如果采用内插系统的多相滤波结构,在实现过程中受系统时钟频率的约束,将无法实现采样率超过时钟频率的高速率信号的传输。提出了一种基于多相滤波结构的新型高速信号处理算法,对高速信号进行多级多相滤波,从而将信号进行多相分解,采用多通道传输;利用多路低采样率信号得到高采样率的输出信号,并在接收端进行信号合成。具有运算量小、消耗资源少、便于实现等优点,并通过公式推导及仿真结果验证了其正确性,解决了高速率信号受系统时钟频率限制难以实现的问题。 展开更多
关键词 多相滤波 高速信号 多相分解 信号合成
下载PDF
一种半带滤波器的低功耗实现方法 被引量：3
4
作者 徐鹏 《电子技术应用》 2019年第9期28-31,38,共5页
半带滤波器常被用于实现数字变频中数字信号的2倍抽取过程。对于抽取半带滤波器的无乘法器实现结构,常使用移位相加代替乘法操作减少硬件资源的使用,利用多相分解技术降低整体滤波的运算量,降低硬件实现总体功耗。在此基础上进一步提出... 半带滤波器常被用于实现数字变频中数字信号的2倍抽取过程。对于抽取半带滤波器的无乘法器实现结构,常使用移位相加代替乘法操作减少硬件资源的使用,利用多相分解技术降低整体滤波的运算量,降低硬件实现总体功耗。在此基础上进一步提出了一种低功耗的实现方法。通过Modelsim软件仿真验证功能正确后,最后由Design Complier软件的综合结果表明,与传统一般移位相加实现结构相比,所提出的结构有效地降低了半带滤波器的面积及功耗。 展开更多
关键词 半带滤波器 低功耗 降采样 多相分解 数字信号处理
下载PDF
FMT滤波器组设计与性能分析
5
作者 许晓荣 郑宝玉 《南京邮电大学学报（自然科学版）》 EI 2008年第3期77-82,共6页
研究了滤波多音调制(FMT)系统的综合/分析滤波器组,通过滤波器组多相分解推导了FMT系统接收端M路并行子信道准确重构条件。对FMT系统中低通原型滤波器进行了设计,并进行了比较,分析了由不同原型滤波器进行设计的滤波器组性能,并给出了FM... 研究了滤波多音调制(FMT)系统的综合/分析滤波器组,通过滤波器组多相分解推导了FMT系统接收端M路并行子信道准确重构条件。对FMT系统中低通原型滤波器进行了设计,并进行了比较,分析了由不同原型滤波器进行设计的滤波器组性能,并给出了FMT系统滤波器组的仿真结果。 展开更多
关键词 滤波多音调制系统 多相分解 滤波器组 原型滤波器
下载PDF
一种应用于LTE协议的高速ΣΔADC的降采样滤波器
6
作者 李婧 李冉 +2 位作者 易婷 刘洋 洪志良 《固体电子学研究与进展》 CAS CSCD 北大核心 2013年第2期183-188,共6页
设计了一种应用于LTE协议的20 MHz带宽、12-bit精度ΣΔ模数转换器中的降采样低通数字滤波器,该滤波器采用一级梳状滤波器与两级半带滤波器级联的结构。基于低功耗设计考虑,降采样滤波器采用多相分解、CSD编码等技术,并对片内时钟偏差... 设计了一种应用于LTE协议的20 MHz带宽、12-bit精度ΣΔ模数转换器中的降采样低通数字滤波器,该滤波器采用一级梳状滤波器与两级半带滤波器级联的结构。基于低功耗设计考虑,降采样滤波器采用多相分解、CSD编码等技术,并对片内时钟偏差、串扰等进行优化以提高芯片的产率和可靠性。该设计在SMIC 00.13μm 1P8M标准CMOS工艺流片,测试结果表明芯片工作在11.2 V电源电压和500 MHz时钟频率时,在20 MHz的信号带宽内,带本滤波器的ΣΔADC的峰值SNDR和SNR分别为64.16 dB和64.71 dB,滤波器的功耗为4.8 mW。 展开更多
关键词 降采样滤波器 多相分解 CSD编码 片内时钟偏差 串扰
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部