期刊文献+
共找到125篇文章
< 1 2 7 >
每页显示 20 50 100
闪存数据库:现状、技术与展望 被引量:26
1
作者 王江涛 赖文豫 孟小峰 《计算机学报》 EI CSCD 北大核心 2013年第8期1549-1567,共19页
随着闪存存储技术的发展,闪存已经广泛应用于各种移动设备、PC机和服务器中.作为一种完全不同于磁盘的新型存储介质,闪存具有非易失、高速读写、抗震、低功耗、高存储密度等物理特性,这使得基于闪存的数据管理问题成为新的挑战.数据库... 随着闪存存储技术的发展,闪存已经广泛应用于各种移动设备、PC机和服务器中.作为一种完全不同于磁盘的新型存储介质,闪存具有非易失、高速读写、抗震、低功耗、高存储密度等物理特性,这使得基于闪存的数据管理问题成为新的挑战.数据库系统是数据管理的重要技术,将现有的数据库系统直接移植到闪存上并不能充分发挥其硬件特性,设计实现基于闪存的数据库系统是当前的一个研究热点.文中介绍了闪存的特性和闪存转换层;总结了缓冲区、索引、查询和事务等数据库关键技术;讨论了基于闪存的混合存储数据管理.最后,基于该领域亟待解决的诸多问题,指出了未来的研究方向. 展开更多
关键词 闪存 缓冲区 索引 查询 混合存储
下载PDF
工作记忆的模型与基本理论问题 被引量:14
2
作者 陈彩琦 李坚 刘志华 《华南师范大学学报(自然科学版)》 CAS 2003年第4期135-142,共8页
通过对工作记忆模型的新发展和工作记忆的研究范式与容量有限原因等基本理论问题研究的总结与反思,我们认为,Baddeley模型尚存在子成分关系不明确的问题,目前已出现多种模型的整合迹象;对以往的许多双任务研究结果应进行重新解释,不能... 通过对工作记忆模型的新发展和工作记忆的研究范式与容量有限原因等基本理论问题研究的总结与反思,我们认为,Baddeley模型尚存在子成分关系不明确的问题,目前已出现多种模型的整合迹象;对以往的许多双任务研究结果应进行重新解释,不能用短时记忆替代工作记忆,工作记忆容量的个体差异原因尚不明确;脑成像技术和理论研究的密切结合可能是今后研究的最有效途径. 展开更多
关键词 工作记忆模型 基本理论问题 Baddeley模型 中央执行功能 情境缓冲区 双任务范式
下载PDF
电子海图快速显示方法研究 被引量:8
3
作者 关劲 张勇刚 +1 位作者 李宁 曾海涛 《中国航海》 CSCD 北大核心 2004年第4期57-59,70,共4页
根据电子海图的数据特点和单幅电子海图调图显示原理,提出了一种多幅电子海图拼图模式下的快速显示方法。该方法运用了计算机内存位图技术和内存缓冲技术,提高了电子海图显示速度和显示效果。该方法已被运用到某新型电子海图系统,并被... 根据电子海图的数据特点和单幅电子海图调图显示原理,提出了一种多幅电子海图拼图模式下的快速显示方法。该方法运用了计算机内存位图技术和内存缓冲技术,提高了电子海图显示速度和显示效果。该方法已被运用到某新型电子海图系统,并被证明能较好地解决拼图模式下无级缩放和快速漫游问题。 展开更多
关键词 快速显示 位图 缓冲技术 内存 无级缩放 显示速度 计算机 电子海图系统
下载PDF
用代码分析技术检测软件缺陷 被引量:9
4
作者 赵国亮 蒋勇 孔令兵 《计算机工程与设计》 CSCD 北大核心 2011年第8期2741-2744,2808,共5页
为了查找和发现软件源代码中的漏洞和薄弱环节,进一步提高软件的质量,在深入研究代码分析技术原理的基础上,提出了代码分析技术的应用模式,从内存管理、数组越界、并发缺陷以及空指针引用或异常等多个角度进行了探讨分析,给出具体实例... 为了查找和发现软件源代码中的漏洞和薄弱环节,进一步提高软件的质量,在深入研究代码分析技术原理的基础上,提出了代码分析技术的应用模式,从内存管理、数组越界、并发缺陷以及空指针引用或异常等多个角度进行了探讨分析,给出具体实例对代码分析技术在解决具体问题中的重要性进行论证。最后给出了代码分析技术用于检测软件缺陷的主要步骤。该研究对软件源代码的测试工作具有一定的理论价值和实际意义。 展开更多
关键词 代码分析 漏洞检测 内存泄露 数组越界 缓冲区溢出 数据流
下载PDF
闪存固态硬盘系统结构与技术 被引量:9
5
作者 高聪明 石亮 +2 位作者 刘凯 薛春 舒继武 《计算机研究与发展》 EI CSCD 北大核心 2021年第7期1518-1532,共15页
闪存固态硬盘凭借其高性能、低功耗、非易失等特点已经被广泛应用于个人电脑、数据中心和云存储服务等.近10年来,随着制程工艺和微电子技术的发展,闪存固态硬盘的特性发生了显著的变化.首先介绍了闪存存储单元的基本结构和存储原理.然... 闪存固态硬盘凭借其高性能、低功耗、非易失等特点已经被广泛应用于个人电脑、数据中心和云存储服务等.近10年来,随着制程工艺和微电子技术的发展,闪存固态硬盘的特性发生了显著的变化.首先介绍了闪存存储单元的基本结构和存储原理.然后讨论了闪存固态硬盘的多项控制器关键技术,包括缓存设备、地址转换层、垃圾回收、数据分配、磨损均衡以及纠错码等.这些关键技术将支撑闪存固态硬盘的正常运作.此外,探讨了闪存固态硬盘的并行结构,并分析了闪存固态硬盘并行性利用的限制条件以及最新的并行性优化工作.接着,分析了3D闪存固态硬盘的发展和堆叠式结构,并针对3D固态硬盘的性能和寿命优化工作进行了归纳和分析,提出了现有3D固态硬盘性能和寿命优化工作的不足.最后,总结了当前闪存固态硬盘的现状,并提出可能的未来研究方向. 展开更多
关键词 闪存 固态硬盘 缓冲区 闪存转换层 并行性 3D固态硬盘
下载PDF
基于内存缓存的异步检查点容错技术 被引量:8
6
作者 易会战 王锋 +3 位作者 左克 杨灿群 杜云飞 马亚青 《计算机研究与发展》 EI CSCD 北大核心 2014年第6期1229-1239,共11页
高性能计算机系统规模越来越大,系统可靠性问题越来越严重.检查点技术是最典型的容错方法,但是因为并行文件系统的性能提高相对缓慢,数据写带宽低,传统检查点方法产生了严峻的性能问题.针对当前计算机系统计算和存储资源丰富,而并行文... 高性能计算机系统规模越来越大,系统可靠性问题越来越严重.检查点技术是最典型的容错方法,但是因为并行文件系统的性能提高相对缓慢,数据写带宽低,传统检查点方法产生了严峻的性能问题.针对当前计算机系统计算和存储资源丰富,而并行文件系统写带宽提高相对滞后的特点,提出了基于内存缓存的异步检查点容错技术,传统的检查点技术被划分为两步:检查点文件首先被缓存在计算结点的局部内存,然后使用一个独立的帮助任务将数据拷贝到并行文件系统.利用局部内存带宽高以及帮助任务和计算任务并行执行的特点,新方法极大减小了检查点容错引入的时间开销,模拟和实际程序测试验证了异步检查点容错技术的有效性. 展开更多
关键词 内存缓存 异步 检查点 容错 JASMIN
下载PDF
PF_RING与NAPI结合的捕包性能优化和仿真 被引量:7
7
作者 王亚 于干 +1 位作者 张军 王浩 《计算机工程与应用》 CSCD 2013年第8期81-84,共4页
频繁中断响应、冗余的数据拷贝和上下文切换等是影响网络数据包捕获性能的主要因素。为了减少这些因素的影响,提出将PF_RING与NAPI结合应用到捕包过程,以对性能进行整体优化。比较了PF_RING与传统数据包捕获机制的差异,分析了两者结合... 频繁中断响应、冗余的数据拷贝和上下文切换等是影响网络数据包捕获性能的主要因素。为了减少这些因素的影响,提出将PF_RING与NAPI结合应用到捕包过程,以对性能进行整体优化。比较了PF_RING与传统数据包捕获机制的差异,分析了两者结合的优势,搭建实验平台,采用内核发包形式,进行实验仿真。在仿真实验中,从捕包率和处理效率与传统方式进行比较,分析实验数据得出该方法可以有效地提高捕包性能。 展开更多
关键词 零拷贝 数据包捕获 内存映射 环状缓冲区 设备轮询 PF_RING
下载PDF
基于标准DDR总线的内存扩展芯片的设计与实现 被引量:3
8
作者 赵阳洋 陈明宇 +2 位作者 金旭 阮元 张雪琳 《高技术通讯》 EI CAS 北大核心 2020年第3期233-239,共7页
随着计算机领域进入大数据时代,数据的快速增长和以数据为中心的发展趋势给现有的计算机存储带来了机遇和挑战。传统的标准双倍速率(DDR)总线接口采用固定的时序,难以加入各种扩展功能,若引入新型内存器件,则存在时序兼容问题。为此基... 随着计算机领域进入大数据时代,数据的快速增长和以数据为中心的发展趋势给现有的计算机存储带来了机遇和挑战。传统的标准双倍速率(DDR)总线接口采用固定的时序,难以加入各种扩展功能,若引入新型内存器件,则存在时序兼容问题。为此基于现有的DDR协议,本文设计实现了内存缓冲扩展芯片。该芯片与处理器端的物理连接采用标准DDR总线,消除了兼容性问题;并且在芯片逻辑设计中,增加对可变延迟访问和扩展访存指令的支持,为内存增加了智能性,可用于内存加速和内存扩展。本文详细介绍了该芯片采用的关键技术,经过中芯国际40nm工艺流片验证,该芯片逻辑功能正确,运行稳定。在DDR3-1066频率下,该芯片可满足标准DDR3内存读写时序,并在龙芯3A系列主板上顺利启动Linux内核。芯片性能评估结果表明,应用扩展的访存指令可实现访存加速。 展开更多
关键词 内存缓冲 内存加速 内存扩展 内存智能化 近数据处理
下载PDF
基于链路循环的网络时延模拟方法研究 被引量:1
9
作者 高良磊 曹炳尧 张倩武 《工业控制计算机》 2023年第11期42-44,84,共4页
针对当前网络时延模拟软件量程窄、精度低、资源占用高的问题,提出一种基于链路循环的网络时延模拟方法。该方法将时延模拟分为两个阶段:第一阶段通过链路循环实现宽量程的时延模拟,第二阶段通过内存队列缓冲数据实现精度优化。实验结... 针对当前网络时延模拟软件量程窄、精度低、资源占用高的问题,提出一种基于链路循环的网络时延模拟方法。该方法将时延模拟分为两个阶段:第一阶段通过链路循环实现宽量程的时延模拟,第二阶段通过内存队列缓冲数据实现精度优化。实验结果表明,该方法能够以微秒级精度实现秒级时延模拟。此外,相较于主流时延模拟软件NetEm,该方法能在各个带宽下降低55%~80%的内存占用,在满足精度需求的同时极大地降低系统成本。 展开更多
关键词 网络时延模拟 光延迟 链路循环 内存缓冲
下载PDF
基于有限存储空间的分布式传感器融合估计器 被引量:1
10
作者 韩旭 王元鑫 +1 位作者 程显超 王小飞 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2023年第2期335-343,共9页
研究具有信息传输模型不确定性、随机时间延迟和数据丢包的网络化多传感器分布式融合估计问题。模型的不确定性刻画为系统矩阵中的非高斯非白噪声干扰,在远程处理中心处设置有限长度的存储空间用来存储各个传感器延迟到达的测量值。在... 研究具有信息传输模型不确定性、随机时间延迟和数据丢包的网络化多传感器分布式融合估计问题。模型的不确定性刻画为系统矩阵中的非高斯非白噪声干扰,在远程处理中心处设置有限长度的存储空间用来存储各个传感器延迟到达的测量值。在最小方差原则下设计了一种利用测量值到达变量的最优常增益局部估计器,利用协方差交叉加权方法得到最优分布式融合估计器并推导得到使得估计器有界的条件。最后,通过某电源系统计算实例仿真验证所提融合估计器的有效性。 展开更多
关键词 存储空间 模型不确定性 随机时延和丢包 常增益局部估计器 CI融合估计器
下载PDF
A Unified Buffering Management with Set Divisible Cache for PCM Main Memory
11
作者 Mei-Ying Bian Su-Kyung Yoon Jeong-Geun Kim Sangjae Nam Shin-Dug Kim 《Journal of Computer Science & Technology》 SCIE EI CSCD 2016年第1期137-146,共10页
This research proposes a phase-change memory (PCM) based main memory system with an effective combi- nation of a superblock-based adaptive buffering structure and its associated set divisible last-level cache (LLC... This research proposes a phase-change memory (PCM) based main memory system with an effective combi- nation of a superblock-based adaptive buffering structure and its associated set divisible last-level cache (LLC). To achieve high performance similar to that of dynamic random-access memory (DRAM) based main memory, the superblock-based adaptive buffer (SABU) is comprised of dual DRAM buffers, i.e., an aggressive superblock-based pre-fetching buffer (SBPB) and an adaptive sub-block reusing buffer (SBRB), and a set divisible LLC based on a cache space optimization scheme. According to our experiment, the longer PCM access latency can typically be hidden using our proposed SABU, which can significantly reduce the number of writes over the PCM main memory by 26.44%. The SABU approach can reduce PCM access latency up to 0.43 times, compared with conventional DRAM main memory. Meanwhile, the average memory energy consumption can be reduced by 19.7%. 展开更多
关键词 memory hierarchy memory structure cache memory buffer management
原文传递
飞行器半实物仿真中实时数据管理方案 被引量:4
12
作者 陈曙光 郭建国 +1 位作者 卢晓东 周军 《计算机测量与控制》 北大核心 2013年第1期227-229,239,共4页
针对抢先式多任务的Windows系统在飞行器分布式半实物仿真系统中难以实现"大容量高速率"数据实时接收、存储以及显示的问题,提出了一种基于多缓冲循环读写技术的实时数据管理方案;采用VMIPCI-5565反射内存的硬件中断机制提高... 针对抢先式多任务的Windows系统在飞行器分布式半实物仿真系统中难以实现"大容量高速率"数据实时接收、存储以及显示的问题,提出了一种基于多缓冲循环读写技术的实时数据管理方案;采用VMIPCI-5565反射内存的硬件中断机制提高了Windows的实时性,采用多缓冲循环读写技术以及"先入先出"消息队列机制有效解决了实时数据与计算机硬盘存储速度不匹配带来的存储丢帧和数据丢帧问题,采用多线程技术实现了数据的实时采集、实时存储与实时显示的同步运行;测试表明,半实物仿真系统数据管理节点的实时性能达5ms,数据存储丢帧率不大于0.002%,具有良好的工程应用价值。 展开更多
关键词 数据管理 半实物仿真 反射内存 多缓冲 多线程
下载PDF
面向对象数据库管理系统(OODBMS)中内存的双缓冲管理机制
13
作者 李德信 罗刚 +1 位作者 应锦春 赵华群 《机电工程》 CAS 2001年第4期36-39,共4页
对传统数据库管理系统中 ,内存管理的单缓冲机制存在的问题进行了分析 ;提出了适合于OODBMS中内存管理的双缓冲机制 ;把内存缓冲区分为页面缓冲区和对象缓冲区 ,实现了对缓冲区中对象的有效管理 ,从而使得对其访问和操作变得简单 ;给出... 对传统数据库管理系统中 ,内存管理的单缓冲机制存在的问题进行了分析 ;提出了适合于OODBMS中内存管理的双缓冲机制 ;把内存缓冲区分为页面缓冲区和对象缓冲区 ,实现了对缓冲区中对象的有效管理 ,从而使得对其访问和操作变得简单 ;给出了页面缓冲区调度管理算法 ;对象缓冲区管理采用对象描述器 (COD)和缓冲对象表 (COT)进行管理 ;对COD和COT的使用与收回进行了详细分析 ; 展开更多
关键词 面向对象 数据库管理系统 内存 缓冲管理
下载PDF
基于页面替换代价的缓冲区管理算法
14
作者 刘靖宇 颜钰莹 +2 位作者 曹兴旺 范小芹 武优西 《郑州大学学报(理学版)》 CAS 北大核心 2023年第6期1-7,共7页
由于闪存具有读写不对称、写前擦除、异地更新的特性而影响存储效率,基于闪存的固态硬盘通常嵌入DRAM作为缓冲区来提高性能。现有的闪存缓冲区管理算法为了减少闪存写操作次数,直接选择干净页面作为受害者页面驱逐出缓冲区,导致缓冲区... 由于闪存具有读写不对称、写前擦除、异地更新的特性而影响存储效率,基于闪存的固态硬盘通常嵌入DRAM作为缓冲区来提高性能。现有的闪存缓冲区管理算法为了减少闪存写操作次数,直接选择干净页面作为受害者页面驱逐出缓冲区,导致缓冲区的命中率降低。针对这一问题,提出了一种基于页面替换代价的缓冲区管理算法(page replacement cost-LRU,PRC-LRU),通过计算页面的访问频率和写回闪存的代价,选择替换代价最小的页面写回闪存,在减少闪存写入次数的同时稳定了缓冲区的命中率。实验结果证明,与现有方案相比,PRC-LRU最多可将缓冲区命中率提高26.4%,减少闪存写入次数,并且降低运行时间。 展开更多
关键词 闪存 固态硬盘 缓冲区 命中率
下载PDF
一种用于多媒体流处理器的缓冲器体系结构设计 被引量:1
15
作者 王光 沈绪榜 《黑龙江大学自然科学学报》 CAS 北大核心 2005年第2期248-253,共6页
通过分析传统处理器针对媒体处理应用的通讯瓶颈以及媒体处理应用的特点,得出了Cache结构并不适合现代媒体处理应用的结论,并提出了一种新的、适合于媒体处理应用的存储器体系结构来作为媒体处理器中的缓冲器。该体系结构具有三级并行... 通过分析传统处理器针对媒体处理应用的通讯瓶颈以及媒体处理应用的特点,得出了Cache结构并不适合现代媒体处理应用的结论,并提出了一种新的、适合于媒体处理应用的存储器体系结构来作为媒体处理器中的缓冲器。该体系结构具有三级并行数据带宽存储层次,即片外DRAM、全局寄存器堆和局部寄存器堆,三级并行存储层次依次提高一个数量级的带宽,所能提供的带宽之比为1:16:256。从而可以有效地支持卫星遥感图像预处理对数据带宽的需求。 展开更多
关键词 媒体处理应用 存储带宽 存储层次 流寄存器堆 流缓冲器
下载PDF
单客户机-多服务器模式下IOCP的应用与研究 被引量:3
16
作者 王震 徐博 +1 位作者 解永平 孙加奉 《计算机科学》 CSCD 北大核心 2011年第B10期385-388,405,共5页
对特定网络应用中的单客户机-多服务器模型进行了分析,给出了基于IOCP的客户机基本实现,又给出了线程调度、异步连接等IOCP框架中的实现方法。针对不定长数据接收的要求,对内存池管理、缓冲区设置等问题进行了分析与设计。连接测试和吞... 对特定网络应用中的单客户机-多服务器模型进行了分析,给出了基于IOCP的客户机基本实现,又给出了线程调度、异步连接等IOCP框架中的实现方法。针对不定长数据接收的要求,对内存池管理、缓冲区设置等问题进行了分析与设计。连接测试和吞吐能力测试的结果表明,本设计具备高效较大数量连接和数据处理的能力。通过实验方式给出了IOCP线程数设置的建议。 展开更多
关键词 单客户机-多服务器 完成端口 多线程 内存池 缓冲区
下载PDF
Cisco IOS内存管理及其脆弱性分析 被引量:3
17
作者 胡宗立 祝跃飞 +1 位作者 马亚南 韩玉祥 《计算机工程》 CAS CSCD 北大核心 2011年第20期24-26,共3页
通过研究Cisco路由器中嵌入式操作系统IOS的内存布局、管理策略、保护机制,并进行内存管理脆弱性测试,证明IOS在分配回收策略及内存块保护机制上存在脆弱性,针对其在内存管理策略与存储保护机制方面的安全风险,提出诸如增加校验及完整... 通过研究Cisco路由器中嵌入式操作系统IOS的内存布局、管理策略、保护机制,并进行内存管理脆弱性测试,证明IOS在分配回收策略及内存块保护机制上存在脆弱性,针对其在内存管理策略与存储保护机制方面的安全风险,提出诸如增加校验及完整性保护等防范措施,以确保路由器的安全。 展开更多
关键词 CISCO路由器 IOS系统 内存管理 双向链表 缓冲区溢出 磁盘碎片
下载PDF
面向对象数据库管理系统中内存的双缓冲管理机制 被引量:1
18
作者 李德信 罗刚 应锦春 《机械与电子》 2001年第3期43-45,共3页
:针对数据库管理系统中内存管理的单缓冲机制存在的问题 ,提出了适合于 OODBMS中内存管理的双缓冲机制 ,把内存缓冲区分为页面缓冲区和对象缓冲区 ,实现了对缓冲区中对象的有效管理。通过实际应用证明了该机制的有效性。
关键词 数据库 面向对象 内存 缓冲
下载PDF
一种新的基于划分的结构连接算法 被引量:2
19
作者 任家东 尹晓鹏 郭晓丹 《计算机工程》 CAS CSCD 北大核心 2007年第6期95-97,共3页
有效的结构连接是XML查询处理的关键。目前,大部分结构连接算法由于需要临时排序、建立索引或存在数据复制及I/O问题,大大降低了执行效率。该文在分析比较现有结构连接算法的基础上,提出了一种新的基于划分的结构连接算法。该算法不需... 有效的结构连接是XML查询处理的关键。目前,大部分结构连接算法由于需要临时排序、建立索引或存在数据复制及I/O问题,大大降低了执行效率。该文在分析比较现有结构连接算法的基础上,提出了一种新的基于划分的结构连接算法。该算法不需要排序或建立索引,通过栈的机制解决了数据复制问题,并充分考虑内存缓冲提高了I/O性能。实验分析表明该算法具有良好的查询性能。 展开更多
关键词 结构连接 区域编码 路径表达式 内存缓冲
下载PDF
基于混合内存的存储系统优化方案 被引量:2
20
作者 曲良 陈岚 +2 位作者 郝晓冉 倪茂 李莹 《电子设计工程》 2019年第21期140-145,共6页
在传统终端存储架构中,DRAM内存普遍存在静态刷新功耗高、存储密度难以提升等问题;基于NAND flash的外存也因其与CPU之间巨大的性能差异而成为制约终端系统性能提升的重要瓶颈。新型非易失存储器(Non-volatile Memory,NVM)具有静态功耗... 在传统终端存储架构中,DRAM内存普遍存在静态刷新功耗高、存储密度难以提升等问题;基于NAND flash的外存也因其与CPU之间巨大的性能差异而成为制约终端系统性能提升的重要瓶颈。新型非易失存储器(Non-volatile Memory,NVM)具有静态功耗低、读写速度与DRAM相近、可按字节访问、非易失等优势,为解决传统存储架构存在的问题提供了希望。本文面向嵌入式系统,提出了基于DRAM+NVM混合内存结构及其存储管理方案。采用目标程序在混合内存中进行选择性分配的方法,克服NVM写功耗高,写速度慢的不足,使具有不同读写特征的段分配到不同的存储器中,使内存系统功耗较传统DRAM内存平均降低45.2%;提出了非易失缓冲区,将外存中的常用数据存储在缓冲区中,使外存访问时间较无缓冲区的情况平均降低56.0%。 展开更多
关键词 非易失存储器 混合内存 选择性分配 数据缓冲区
下载PDF
上一页 1 2 7 下一页 到第
使用帮助 返回顶部