期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
8VSB芯片的层次式设计方法
被引量:
1
1
作者
朱昕荣
韩晓霞
+2 位作者
张明
何杞鑫
郑伟
《微电子学》
CAS
CSCD
北大核心
2003年第2期151-153,共3页
提出了深亚微米下系统级芯片层次式版图设计的方法,并用该方法设计了HDTV信道解码芯片8VSB的版图。实例设计结果表明,该方法在节约面积、加速时序收敛方面效果明显,大大缩短了芯片设计周期。
关键词
8VSB芯片
层次式设计方法
系统级芯片
层次式版图设计
信道解码器
深亚微米工艺
专用集成电路
下载PDF
职称材料
题名
8VSB芯片的层次式设计方法
被引量:
1
1
作者
朱昕荣
韩晓霞
张明
何杞鑫
郑伟
机构
浙江大学信息科学与电子工程学系
出处
《微电子学》
CAS
CSCD
北大核心
2003年第2期151-153,共3页
基金
2001年高等学校骨干教师资助计划项目
文摘
提出了深亚微米下系统级芯片层次式版图设计的方法,并用该方法设计了HDTV信道解码芯片8VSB的版图。实例设计结果表明,该方法在节约面积、加速时序收敛方面效果明显,大大缩短了芯片设计周期。
关键词
8VSB芯片
层次式设计方法
系统级芯片
层次式版图设计
信道解码器
深亚微米工艺
专用集成电路
Keywords
Cable
channel
signal
decoder
Very-deep
sub-micron
technology
hierarchical
layout design
SOC
ASIC
分类号
TN911.22 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
8VSB芯片的层次式设计方法
朱昕荣
韩晓霞
张明
何杞鑫
郑伟
《微电子学》
CAS
CSCD
北大核心
2003
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部