-
题名新型电力系统电磁暂态并行仿真关键技术及展望
- 1
-
-
作者
江艺宝
于佳乐
赵浩然
李冰
韩明哲
赵长旺
-
机构
山东大学电气工程学院
-
出处
《高电压技术》
EI
CAS
CSCD
北大核心
2024年第7期3145-3160,共16页
-
基金
国家自然科学基金(52307112)
山东省自然科学基金(ZR2023QE204)。
-
文摘
在“碳达峰、碳中和”战略目标驱动下,电力系统逐渐发展成为高比例新能源并网和高比例电力电子设备接入的新型电力系统,其电源结构、电网形态和运行特征发生了显著变化。电磁暂态仿真由于能够全面、精确刻画电力系统的高频动态特性,已成为掌握新型电力系统运行特性的关键手段。然而,传统串行计算模式下的电磁暂态仿真技术在仿真效率上无法应对新能源大规模并网、交直流复杂耦合的仿真场景,亟需从高效并行算法和硬件加速角度出发,开展并行计算模式下的电磁暂态仿真相关研究。为此,首先概括了新型电力系统对电磁暂态仿真的新需求;其次,介绍了电磁暂态仿真的分网并行算法;再次,介绍了能够进一步提升电磁暂态仿真效率的多速率仿真方法;接着,介绍了基于并行计算设备的并行仿真实现方案;最后,梳理了国内外电磁暂态仿真平台的并行策略,总结指出算法硬件深度融合的仿真平台是未来的发展方向,并对其中的关键技术进行分析和展望。
-
关键词
新型电力系统
电磁暂态
并行计算
多速率
硬件加速
仿真平台
-
Keywords
new power system
electromagnetic transient
parallel computing
multi-rate
hardware acceleration
simu-lation platform
-
分类号
TM743
[电气工程—电力系统及自动化]
-
-
题名无人驾驶多传感器集成及定位算法加速平台
被引量：4
- 2
-
-
作者
陈小宇
刘晓君
-
机构
华中师范大学物理科学与技术学院
-
出处
《电子测量技术》
2020年第16期6-11,共6页
-
文摘
设计了一种适用于无人驾驶的高集成度多传感器数据同步采集控制系统,可为无人驾驶高精度定位算法提供硬件加速服务。该系统以Xilinx公司的xc7k325t为主控制芯片,主要包括FPGA主控制模块、时间基准模块、多传感器数据采集同步模块、USB2.0及千兆以太网等高速接口、TX2高性能AI计算模块以及DDR3存储模块等。结合GPS(全球定位系统)的PPS秒脉冲和石英晶振建立高精度时间基准,实现对GPS、ODO(车轮编码器)、IMU(惯性测量单元)、相机、Lidar等多种传感器进行同步控制,然后将数据按既定格式打包通过USB2.0传输给TX2,由TX2对数据进行解析和融合。同时,为了满足高精度定位算法加速时的存储需求,设计了DDR3高速存储模块。测试结果表明,系统可对多传感器数据实现微秒量级的同步精度。具有集成度高、体积小等优点。
-
关键词
多传感器
FPGA
同步控制
硬件化加速平台
-
Keywords
multi-sensor
FPGA
synchronous control
hardware acceleration platform
-
分类号
TP23U471
[自动化与计算机技术—检测技术与自动化装置]
-
-
题名SOC软硬件协同仿效系统的通讯协议设计
被引量：1
- 3
-
-
作者
廖永波
李平
阮爱武
李威
李文昌
李辉
-
机构
电子科技大学电子薄膜与集成器件国家重点实验室
-
出处
《微电子学》
CAS
CSCD
北大核心
2010年第2期177-181,共5页
-
文摘
通过对EDA软件仿真器与硬件加速平台的数据传输和信息交换方式的研究,提出并实现了SOC软硬件协同仿效系统的通讯协议。该协议实现了逻辑通道复用技术及端口号寻址的数据传输功能。对基于该协议的SOC软硬件协同仿效系统进行测试试验,结果表明,该协议实现了EDA软件仿真器与硬件加速平台之间数据实时、准确的交换,达到了EDA软件仿真器与硬件加速平台协同仿效的目的。
-
关键词
软件仿真器
硬件加速平台
软硬件协同仿效
SOC
通讯协议
-
Keywords
Software simulator
hardware acceleration platform
HW/SW co-emulation
SOC
Communication protocol
-
分类号
TP393.04
[自动化与计算机技术—计算机应用技术]
-
-
题名可进化芯片的FPGA接口设计与实现
被引量：2
- 4
-
-
作者
段欣
陈利光
王健
来金梅
鲍丽春
-
机构
复旦大学专用集成电路与系统国家重点实验室
北京航天飞控中心
-
出处
《计算机工程》
CAS
CSCD
北大核心
2011年第13期13-16,共4页
-
基金
国家"863"计划基金资助项目(2007AA01Z285)
上海市科技创新行动计划基金资助项目(08706200101)
-
文摘
针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。
-
关键词
可编程系统芯片
FPGA接口
硬件加速器
验证平台
-
Keywords
System on Programmable Chip（SoPC）
Field Programmable Gate Array（FPGA） interface
hardware accelerator
verification platform
-
分类号
TP391
[自动化与计算机技术—计算机应用技术]
-
-
题名基于可重构微服务器的高能效指纹比对方法
被引量：1
- 5
-
-
作者
钱磊
赵锦明
彭达佳
李祥
吴东
谢向辉
-
机构
数学工程与先进计算国家重点实验室
-
出处
《计算机研究与发展》
EI
CSCD
北大核心
2016年第7期1425-1437,共13页
-
基金
国家"八六三"高技术研究发展计划基金项目(2015AA01A301)~~
-
文摘
大规模指纹应用需要强大的后端指纹比对计算能力作为支撑.基于可重构微服务器(reconfigurable micro server,RMS)技术,提出一种软硬协同的高效指纹比对方法,该方法充分发挥可重构混合核心计算架构的优势,采用优化定制的硬件加速部件对指纹比对算法中的计算密集部分进行加速.复杂控制流和离散访存较多的算法部分则以软件形式在通用计算核心上高效执行.在单个RMS计算节点上完成了算法原型的实现并进行了详细测试.测试结果表明:单个RMS节点上的指纹比对性能约为105万次/秒,功耗仅为5W.与相关工作相比,该性能是单个X86集群节点的15.5倍;能效是X86集群节点的583倍,是基于Tesla C2075的GPU服务器的5.4倍.与单纯的FPGA平台相比,基于RMS技术的实现方法更具灵活性和可扩展性,是未来构建大规模指纹比对系统的一种高效的技术解决方案.
-
关键词
可重构微服务器
指纹比对
高能效计算
混合核心
硬件加速器
计算平台
-
Keywords
reconfigurable micro server （RMS）
fingerprint matching
energy-efficient computing
hybrid core
hardware accelerator
computing platform
-
分类号
TP391
[自动化与计算机技术—计算机应用技术]
-
-
题名基于APTIX设备实现对数字系统的硬件加速验证
- 6
-
-
作者
谭安菊
许晏
-
机构
中国工程物理研究院电子工程研究所
-
出处
《电子工程师》
2005年第1期29-31,共3页
-
文摘
随着硬件描述语言(HDL)的发展,数字系统日趋复杂,对其进行验证需要很长时间,根据近年来的统计,对数字系统设计进行测试验证所花的时间占整个设计过程的60%以上。但是现在许多可编程逻辑器件(PLD)厂家都能够提供相关电子设计自动化(EDA)软件来完成对数字系统的快速验证,其中APTIX公司的设备是价格低、验证速度快、基于层次化和模块化的验证平台。文中以APTIX设备为开发环境,应用硬件加速验证的方法来实现对数字系统的快速验证。
-
关键词
集成电路设计
数字系统
硬件加速验证
模板验证平台(MVP)
现场可编程电路板(FPCB)
现场可编程互连元件(FPIC)
-
Keywords
IC design, digital system, hardware accelerated verification, module verification platform(MVP), field programmable circuit board(FPCB), field programmable interconnect component(FPIC)
-
分类号
TN407
[电子电信—微电子学与固体电子学]
-
-
题名一种采用硬件加速器的卫星导航接收机通用验证平台
- 7
-
-
作者
陈雷
黄仰博
葛锐
欧钢
-
机构
国防科技大学电子科学与工程学院
-
出处
《导航定位学报》
2014年第3期58-63,共6页
-
文摘
随着卫星导航接收机性能的倍增,接收机内数字集成电路规模日益庞大,仿真验证能力已经成为制约规模庞大、功能复杂的数字接收机集成电路设计制造的瓶颈。仿真验证作为芯片前端设计验证的重要环节正不断进步,传统的卫星导航接收机使用的NC-Sim、ModeSim等软件仿真的速度劣势尽现,难以胜任大数据量仿真验证;现场可编程门阵列加载Chip-Scope在线仿真验证虽然速度很快,但是可见波形少,存储数据长度有限,无法设置触发条件,每次修改后需要花费大量的时间重新综合、布局布线,无法适应现代数字卫星导航接收机集成电路开发的需求。为适应北斗导航接收机数字基带芯片的开发需求,设计了一种采用Palladium硬件仿真加速器的卫星导航接收机通用验证平台,实时接收基带数据,完全模拟卫星导航接收机工作的实际状态。对大规模集成电路设计而言,与传统方法相比,具有综合时间最短、仿真时间最少、所有信号波形可见、数据存储长度大、触发条件可灵活配置的卓越性能。
-
关键词
Palladium硬件仿真加速器
数字卫星导航接收机
通用验证平台
-
Keywords
palladium hardware simulation accelerator
digital satellite navigation receiver
universal verification platform
-
分类号
P228
[天文地球—大地测量学与测量工程]
-
