期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1,743篇文章
< 1 2 … 88 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种遵循IEC 61850标准的合并单元同步的实现新方法 被引量：102
1
作者 殷志良 刘万顺 +1 位作者 杨奇逊 秦应力 《电力系统自动化》 EI CSCD 北大核心 2004年第11期57-61,共5页
简要分析了电子式互感器和保护控制设备接口的相关国际标准,指出合并单元的设计是实现此接口的关键因素。就遵循IEC 61850-9-1标准设计合并单元时所面临的同步问题,分析了需具体实现的功能,并提出了一种利用现场可编程逻辑门阵列器件解... 简要分析了电子式互感器和保护控制设备接口的相关国际标准,指出合并单元的设计是实现此接口的关键因素。就遵循IEC 61850-9-1标准设计合并单元时所面临的同步问题,分析了需具体实现的功能,并提出了一种利用现场可编程逻辑门阵列器件解决的新方法。此方法在准确、可靠判断同步输入时钟脉冲上升沿后进行多路电流、电压同步采样,在同步输入时钟受到干扰或短时丢失时,可对其进行实时跟踪和判断,从而在输入时钟恢复正常后实现合并单元的快速同步。软件仿真和实验结果均证明了此方法的有效性。 展开更多
关键词 接口 合并单元 IEC 61850-9-1 同步 现场可编程逻辑门阵列器件
下载PDF
RS485高速数据传输协议的设计与实现 被引量：70
2
作者 耿立中 王鹏 +1 位作者 马骋 贾惠波 《清华大学学报（自然科学版）》 EI CAS CSCD 北大核心 2008年第8期1311-1314,共4页
为实现远距离的高速基带信号传输,该文设计了一种以RS485标准为物理层基础,在现场可编程门阵列(FPGA)平台上实现的数据传输协议。该协议利用串行信号的跳变沿作为高速时钟检测的起点实现位同步,可以有效地解决信号码间干扰问题;利用8B/... 为实现远距离的高速基带信号传输,该文设计了一种以RS485标准为物理层基础,在现场可编程门阵列(FPGA)平台上实现的数据传输协议。该协议利用串行信号的跳变沿作为高速时钟检测的起点实现位同步,可以有效地解决信号码间干扰问题;利用8B/10B编码实现帧同步,可以保证位同步的准确性和帧同步控制字符的可靠性。该文利用FPGA平台对协议进行了实验测试,测试结果表明该协议可以实现220m距离上的14.5Mb/s的有效数据传输,为长距离的高速数据传输提供了可靠的实现方法。 展开更多
关键词 传输协议 RS485总线 现场可编程门阵列(fpga)
原文传递
结合SVM分类器与HOG特征提取的行人检测 被引量：75
3
作者 徐渊 许晓亮 +2 位作者 李才年 姜梅 张建国 《计算机工程》 CAS CSCD 北大核心 2016年第1期56-60,65,共6页
针对基于方向梯度直方图(HOG)的行人检测方案存在运算量大、实时性差的问题,设计一个内嵌支持向量机(SVM)分类器的HOG特征提取归一化模块,并将其应用于行人检测。提出两级流水线架构,第1级采用16×16像素块扫描,并结合查找表的方式... 针对基于方向梯度直方图(HOG)的行人检测方案存在运算量大、实时性差的问题,设计一个内嵌支持向量机(SVM)分类器的HOG特征提取归一化模块,并将其应用于行人检测。提出两级流水线架构,第1级采用16×16像素块扫描,并结合查找表的方式生成HOG,以减少乘法器资源消耗量,第2级将15路并行SVM内嵌到HOG归一化模块中,通过提前启动SVM降低15路SVM乘累加器的位宽。利用面向硬件实现的自动消除检测重复性算法,进一步提高检测准确性。实验结果表明,该方案能够以100 MHz时钟频率运行在Spartan6 FPGA芯片上,每秒可处理47帧SVGA(800×600)分辨率的图像,具有较高的行人检测实时性和准确率。 展开更多
关键词 现场可编程门阵列 流水线 查找表 方向梯度直方图 支持向量机
下载PDF
一种基于FPGA技术的电子式互感器接口实现新方法 被引量：53
4
作者 殷志良 刘万顺 +1 位作者 秦应力 杨奇逊 《电力系统自动化》 EI CSCD 北大核心 2004年第14期93-96,99,共5页
电子式互感器的应用对提高电力系统尤其是继电保护的可靠性具有重要的创新意义,与保护、测量装置的接口是需要重点研究及解决的问题。文中介绍了连接电子式互感器与保护、测量设备的合并单元及其功能模型,分析了合并单元与电子式互感器... 电子式互感器的应用对提高电力系统尤其是继电保护的可靠性具有重要的创新意义,与保护、测量装置的接口是需要重点研究及解决的问题。文中介绍了连接电子式互感器与保护、测量设备的合并单元及其功能模型,分析了合并单元与电子式互感器接口通信具有多任务并行处理等特点,提出一种基于现场可编程门阵列(FPGA)技术实现此接口的新方法。利用FPGA可完成合并单元对多路电子式互感器数字化输出进行接收和循环冗余校验的并行处理功能,通过调用FPGA的先进先出(FIFO)库能实现发送报文前对各路数据的正确排序。这种方法对于推动电子式互感器在厂站自动化中的应用,具有工程实用价值。 展开更多
关键词 电子式电流/电压互感器 合并单元 接口 现场可编程门阵列(fpga) 先进先出(FIF0)
下载PDF
基于现场可编程门阵列的多路PWM波形发生器 被引量：52
5
作者 李建林 王立乔 +2 位作者 李彩霞 韩冰 张仲超 《中国电机工程学报》 EI CSCD 北大核心 2005年第10期55-59,共5页
研制了基于现场可编程门阵列(FPGA)实现的多路PWM脉冲发生器。该脉冲发生器通过接口单元接收DSP写入的PWM脉冲宽度数据,然后产生PWM波形,其工作不受DSP影响。同时介绍了脉冲发生器的基本原理、硬件构成和实现方法。该PWM发生器既简化了... 研制了基于现场可编程门阵列(FPGA)实现的多路PWM脉冲发生器。该脉冲发生器通过接口单元接收DSP写入的PWM脉冲宽度数据,然后产生PWM波形,其工作不受DSP影响。同时介绍了脉冲发生器的基本原理、硬件构成和实现方法。该PWM发生器既简化了电路的设计,提高了系统的可靠性,又可保证逆变器功率元件触发的同步。 展开更多
关键词 逆变器 功率元件 现场可编程门阵列 多路PWM波形发生器 脉冲发生器
下载PDF
自采样比例积分控制全数字锁相环的性能分析和实现 被引量：42
6
作者 李亚斌 彭咏龙 李和明 《中国电机工程学报》 EI CSCD 北大核心 2005年第18期64-69,共6页
提出了一种基于自采样比例积分(PI)控制的全数字锁相环(ADPLL),并对该锁相环进行了详细的理论分析和仿真验证,最后用现场可编程逻辑器件(FPGA)予以实现。由于采用了自采样比例积分控制策略,使该锁相环在不同的锁频点具有几乎相同形式的... 提出了一种基于自采样比例积分(PI)控制的全数字锁相环(ADPLL),并对该锁相环进行了详细的理论分析和仿真验证,最后用现场可编程逻辑器件(FPGA)予以实现。由于采用了自采样比例积分控制策略,使该锁相环在不同的锁频点具有几乎相同形式的传递函数,有利于理论分析和环路设计。理论分析、仿真验证和试验结果都表明该全数字锁相环具有环路参数设计简单、跟踪范围广、跟踪速度快、系统稳定性好、控制灵活等优点。该设计方案可以作为一个子系统或功能模块用来构成片上系统(SoC),用以提高控制系统的可靠性、简化系统的硬件结构。 展开更多
关键词 全数字锁相环 自采样 比例积分控制 现场可编程逻辑器件 片上系统
下载PDF
基于FPGA的光伏发电系统暂态实时仿真 被引量：36
7
作者 王成山 丁承第 +3 位作者 李鹏 王智颖 林盾 邢峰 《电力系统自动化》 EI CSCD 北大核心 2015年第12期13-20,共8页
介绍了分布式发电系统暂态实时仿真的主要难点,研究了基于现场可编程门阵列(FPGA)的电力电子设备和控制系统的实时仿真方法以及不同步长下电气系统与控制系统的仿真时序和交互方法。在此基础上,设计了具有高度并行性、内存分布性及流水... 介绍了分布式发电系统暂态实时仿真的主要难点,研究了基于现场可编程门阵列(FPGA)的电力电子设备和控制系统的实时仿真方法以及不同步长下电气系统与控制系统的仿真时序和交互方法。在此基础上,设计了具有高度并行性、内存分布性及流水线架构的多种典型分布式电源控制元件模块,搭建了光伏电池及其控制系统模型,并以单极光伏发电系统为例对所提的暂态实时仿真器在多个步长下进行了验证,通过与PSCAD和RTDS软件仿真结果的对比,验证了所提实时仿真器的正确性。 展开更多
关键词 分布式发电 光伏发电系统 建模 暂态仿真 接口算法 现场可编程门阵列(fpga)
下载PDF
FPGA技术及其发展趋势 被引量：7
8
作者 陆重阳 卢东华 《微电子技术》 2003年第1期5-7,共3页
FPGA在电子设计领域得到广泛的应用 ,并成为实现电子系统的一种很重要的手段。本文主要介绍了FPGA的特点、设计流程及其发展趋势。
关键词 发展趋势 现场可编程门阵列 fpga 设计流程 硬件描述语言
下载PDF
基于DSP+FPGA的高速数据采集系统的设计 被引量：33
9
作者 崔琪 顾金良 +2 位作者 刘庆国 罗红娥 夏言 《国外电子测量技术》 2020年第1期93-98,共6页
为实现对光纤Bragg光栅(FBG)传感器检测到的动态应变量进行实时性、高速性的采集和传输,设计了一种基于DSP和FPGA架构的高速数据采集系统。该系统利用现场可编程逻辑门阵列(FPGA)作为辅助处理器,完成高速数据采集、存储配置程序、给开... 为实现对光纤Bragg光栅(FBG)传感器检测到的动态应变量进行实时性、高速性的采集和传输,设计了一种基于DSP和FPGA架构的高速数据采集系统。该系统利用现场可编程逻辑门阵列(FPGA)作为辅助处理器,完成高速数据采集、存储配置程序、给开发板供电的功能,利用数字信号处理器(DSP)作为主处理器,实现数据处理和储存等功能,再通过控制芯片CY7C68013实现DSP与PC的高速传输,将最终测得的应变量在PC上显示,便于对结果进行分析。阐述了系统的整体功能、硬件电路和软件设计,通过实验仿真分析,证明了该系统可以实现高速采集的要求,并且具有较好的稳定性和实时性。 展开更多
关键词 光纤BRAGG光栅 现场可编程逻辑门阵列 数字信号处理器 高速数据采集
下载PDF
改进的中值滤波算法及其FPGA快速实现 被引量：30
10
作者 李飞飞 刘伟宁 王艳华 《计算机工程》 CAS CSCD 北大核心 2009年第14期175-177,共3页
针对传统中值滤波算法带来的图像模糊问题,提出一种改进算法,加入阈值比较环节以便更好地保持图像细节。当用FPGA实现中值滤波算法时,传统方法需要较多的时钟周期,由此设计一种新的硬件实现电路,仅用3个周期就能快速地取得中值。仿真结... 针对传统中值滤波算法带来的图像模糊问题,提出一种改进算法,加入阈值比较环节以便更好地保持图像细节。当用FPGA实现中值滤波算法时,传统方法需要较多的时钟周期,由此设计一种新的硬件实现电路,仅用3个周期就能快速地取得中值。仿真结果说明,该改进算法不仅能够取得良好的滤波效果,而且使所处理的图像更加清晰,所设计的硬件电路能够快速、高效地对算法进行实现。 展开更多
关键词 中值滤波 现场可编程门阵列 快速算法 阈值
下载PDF
基于FPGA的DDS信号源设计与实现 被引量：25
11
作者 高琴 姜寿山 魏忠义 《西安工程科技学院学报》 2006年第2期210-214,共5页
利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz^10 MHz,频率调节步进为100 Hz,频率转... 利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz^10 MHz,频率调节步进为100 Hz,频率转换时间为25ns. 展开更多
关键词 信号源 现场可编程门阵列(fpga) 直接数字频率合成(DDS)
下载PDF
基于合并单元装置的高精度时间同步技术方案 被引量：30
12
作者 姜雷 郑玉平 +2 位作者 艾淑云 周华良 谢黎 《电力系统自动化》 EI CSCD 北大核心 2014年第14期90-94,共5页
智能变电站的发展对合并单元的时间同步性能提出了更高的要求,研究如何实现高精度的对时和守时功能是智能变电站发展的现实需要。文中从授时源误差、晶振特性、守时算法、逻辑处理等主要因素出发,针对合并单元装置的对时及守时技术需求... 智能变电站的发展对合并单元的时间同步性能提出了更高的要求,研究如何实现高精度的对时和守时功能是智能变电站发展的现实需要。文中从授时源误差、晶振特性、守时算法、逻辑处理等主要因素出发,针对合并单元装置的对时及守时技术需求,探讨了高精度时间同步的设计与实现方法。在此基础上,提出一种具有工程意义的合并单元时间同步技术的实现方案。该方案以现场可编程门阵列(FPGA)为控制核心,在FPGA内部使用不同功能模块实现各个环节的逻辑设计,并通过CPU与FPGA的相互配合实现精确的时间同步及良好的守时性能。合并单元时间同步性的试验结果及其在智能变电站的实际应用表明,该技术满足了智能变电站内合并单元装置时间同步功能的要求。 展开更多
关键词 智能变电站 合并单元 时间同步 守时 恒温晶振 现场可编程门阵列(fpga)
下载PDF
用于动态目标跟踪的面阵CCD成像系统 被引量：29
13
作者 李国宁 刘妍妍 金龙旭 《光学精密工程》 EI CAS CSCD 北大核心 2008年第3期558-564,共7页
采用面阵CCD ICX415AL作为传感器件,设计了一种新型的用于动态目标跟踪的面阵CCD成像系统。成像系统对两片面阵CCD进行光学拼接,使其完全共面,从而保证在目标分辨率不变的情况下使视场角增加一倍,满足了大视场搜索目标的要求。在介绍面... 采用面阵CCD ICX415AL作为传感器件,设计了一种新型的用于动态目标跟踪的面阵CCD成像系统。成像系统对两片面阵CCD进行光学拼接,使其完全共面,从而保证在目标分辨率不变的情况下使视场角增加一倍,满足了大视场搜索目标的要求。在介绍面阵CCD ICX415AL的结构和特点的基础上,完成了ICX415AL的时序电路和功率驱动电路的设计,并采用相关双采样(CDS)技术滤除了视频信号中的相关噪声,提高了系统的信噪比。为了获得好的成像质量,对所设计的系统进行了辐射定标。根据文中的定标实验数据,确定了最佳的动态范围和工作点。实验结果表明:在曝光时间为0.192~0.72 ms时,成像系统工作正常,在曝光时间为0.32 ms时,成像系统动态范围最大。整个系统采用现场可编程门阵列(FPGA)作为核心控制器件,完成自上而下的模块化设计,实现了硬件设计的软件化,提高了开发效率。 展开更多
关键词 动态目标跟踪 面阵CCD 驱动时序 相关双采样 现场可编程门阵列
下载PDF
卷积神经网络的FPGA并行加速方案设计 被引量：27
14
作者 方睿 刘加贺 +1 位作者 薛志辉 杨广文 《计算机工程与应用》 CSCD 北大核心 2015年第8期32-36,共5页
根据卷积神经网络的特点,提出了深度流水的FPGA加速方案,设计了卷积层的通用卷积电路。该卷积电路可以在一个时钟周期内获得一个计算结果。理论上,该方案对于MNIST数据集,在28×28个时钟周期内可以获得一幅图片的运算结果。针对网... 根据卷积神经网络的特点,提出了深度流水的FPGA加速方案,设计了卷积层的通用卷积电路。该卷积电路可以在一个时钟周期内获得一个计算结果。理论上,该方案对于MNIST数据集,在28×28个时钟周期内可以获得一幅图片的运算结果。针对网络训练过程的前向传播阶段,在网络结构和数据集相同的情况下,对GPU,FPGA,CPU进行了在计算效率和能耗之间的比较。其中在计算效率方面,50 MHz频率的FPGA就可以相较于GPU实现近5倍的加速,相较于12核的CPU实现8倍的加速。而在功耗方面,该FPGA的实现方案只有GPU版本的26.7%。 展开更多
关键词 卷积神经网络 现场可编程门阵列(fpga) 深度流水 加速
下载PDF
基于FPGA的SM3算法优化设计与实现 被引量：27
15
作者 王晓燕 杨先文 《计算机工程》 CAS CSCD 2012年第6期244-246,共3页
介绍SM3密码杂凑算法的基本流程,基于现场可编程门阵列(FPGA)平台,设计SM3算法IP核的整体架构,对关键逻辑进行优化设计。选用Cyclone系列器件作为目标器件,与现有算法进行实现比较,结果表明SM3算法IP核耗费较少的逻辑单元和存储单元,具... 介绍SM3密码杂凑算法的基本流程,基于现场可编程门阵列(FPGA)平台,设计SM3算法IP核的整体架构,对关键逻辑进行优化设计。选用Cyclone系列器件作为目标器件,与现有算法进行实现比较,结果表明SM3算法IP核耗费较少的逻辑单元和存储单元,具有最高的算法效率,可为密码片上系统产品的开发提供算法引擎支持。 展开更多
关键词 密码杂凑算法 片上系统 关键路径 IP核 现场可编程门阵列
下载PDF
帧转移型面阵CCD驱动电路的设计 被引量：23
16
作者 金龙旭 李国宁 刘妍妍 《光学精密工程》 EI CAS CSCD 北大核心 2008年第6期1140-1145,共6页
采用帧转移型面阵CCD FT18作为传感器件,设计了一种高帧频大面阵CCD驱动电路。这种高速驱动电路能够保证在跟踪视频不变的情况下增加成像系统的视场角,满足了大视场搜索目标的要求。在介绍面阵CCD FT18的结构和特点的基础上,完成了FT18... 采用帧转移型面阵CCD FT18作为传感器件,设计了一种高帧频大面阵CCD驱动电路。这种高速驱动电路能够保证在跟踪视频不变的情况下增加成像系统的视场角,满足了大视场搜索目标的要求。在介绍面阵CCD FT18的结构和特点的基础上,完成了FT18的时序电路和功率驱动电路的设计,并采用相关双采样(CDS)技术滤除了视频信号中的相关噪声,提高了系统的信噪比。对系统进行了辐射定标,定标实验数据表明,当CCD积分时间为0.32 ms时,CCD响应度为线性,验证了驱动电路工作正常。整个系统采用现场可编程门阵列(FPGA)作为核心控制器件,完成自上而下的模块化设计,实现了硬件设计的软件化,提高了开发效率。 展开更多
关键词 动态目标跟踪 帧转移型面阵CCD 驱动时序 相关双采样 现场可编程门阵列
下载PDF
新型ECT数据采集系统设计与实现 被引量：26
17
作者 陈德运 高明 +2 位作者 李伟 王莉莉 王飞虎 《电机与控制学报》 EI CSCD 北大核心 2013年第5期87-92,共6页
针对电容层析成像数据采集系统数据采集实时性问题,在详细分析ECT数据采集系统工作原理的基础上,提出一种基于现场可编程门阵列(FPGA)的新型数据采集系统。该系统以FPGA作为核心控制单元,通过控制交流激励电压信号产生,调整ECT电容传感... 针对电容层析成像数据采集系统数据采集实时性问题,在详细分析ECT数据采集系统工作原理的基础上,提出一种基于现场可编程门阵列(FPGA)的新型数据采集系统。该系统以FPGA作为核心控制单元,通过控制交流激励电压信号产生,调整ECT电容传感器各电极状态,在FPGA内部对采集信号进行数字解调,以达到实时数据采集的目的。仿真实验结果表明:新型ECT数据采集系统计算精确度得到提高,数据采集速度快于传统ECT数据采集系统,系统稳定时间缩短,为ECT系统实时数据采集提供一种新方法。 展开更多
关键词 电容层析成像 实时数据采集 现场可编程门阵列 信号处理 数字解调
下载PDF
CPLD/FPGA的发展与应用之比较 被引量：13
18
作者 徐伟业 江冰 虞湘宾 《现代电子技术》 2007年第2期4-7,共4页
可编程逻辑器件(Programmable Logic Device,PLD)是一种可由用户对其进行编程的大规模通用集成电路[1]。从PLD的发展历程着眼,主要对PLD的2个发展分支———复杂可编程逻辑器件和现场可编程门阵列的基本结构、功能优势和应用场合进行了... 可编程逻辑器件(Programmable Logic Device,PLD)是一种可由用户对其进行编程的大规模通用集成电路[1]。从PLD的发展历程着眼,主要对PLD的2个发展分支———复杂可编程逻辑器件和现场可编程门阵列的基本结构、功能优势和应用场合进行了较详尽的分析和比较;并从结构和定义上指出二者的区别,同时根据不同技术要求和设计环境指出了相应的CPLD和FPGA的选择方法,最后给出了PLD最新研究热点和未来的发展趋势。 展开更多
关键词 可编程逻辑器件(PLD) 复杂可编程逻辑器件(CPLD) 现场可编程门阵列(fpga) 可编程片上系统(SOPC)
下载PDF
基于三取二冗余结构的安全计算机系统 被引量：24
19
作者 黄涛 陈祥献 黄海 《计算机工程》 CAS CSCD 北大核心 2011年第18期254-257,共4页
设计一种基于三取二冗余结构的安全计算机系统。该系统由CPU模块、通信模块、安全输入输出模块组成,利用具有同步表决功能的三模同步表决总线、冗余控制器局域网总线和冗余以太网总线实现各模块间的数据通信,采用基于动态脉冲调制的三... 设计一种基于三取二冗余结构的安全计算机系统。该系统由CPU模块、通信模块、安全输入输出模块组成,利用具有同步表决功能的三模同步表决总线、冗余控制器局域网总线和冗余以太网总线实现各模块间的数据通信,采用基于动态脉冲调制的三取二表决电路保证系统输出的安全性和可靠性。测试结果表明,该三取二安全计算机系统样机能够达到预期设计目标。 展开更多
关键词 三取二安全计算机 可靠性 可维护性 同步表决 现场可编程门阵列
下载PDF
基于FPGA的SDRAM控制器设计 被引量：18
20
作者 宋一鸣 谢煜 李春茂 《电子工程师》 2003年第9期10-13,共4页
介绍了SDRAM的结构和控制时序特点 ,以及基于FPGA的SDRAM控制器设计的关键技术 ,并引入仲裁机制 ,从而实现了快速高效地控制SDRAM。
关键词 fpga SDRAM 控制器 控制时序 仲裁机制 动态存储器
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 88 下一页 到第 页
使用帮助 返回顶部