期刊文献+
共找到1,220篇文章
< 1 2 61 >
每页显示 20 50 100
基于FPGA实现的可变模全数字锁相环 被引量:34
1
作者 肖帅 孙建波 +1 位作者 耿华 吴舰 《电工技术学报》 EI CSCD 北大核心 2012年第4期153-158,共6页
提出了一种可变模全数字锁相环。与传统的全数字锁相环相比,该锁相环采用可变模分频器,使得中心频率可变,锁相范围增大;通过前馈回路进行鉴频调频,提高了锁相速度;同时其环路滤波器采用比例积分结构,使得锁相输出无静差,输出抖动减小。... 提出了一种可变模全数字锁相环。与传统的全数字锁相环相比,该锁相环采用可变模分频器,使得中心频率可变,锁相范围增大;通过前馈回路进行鉴频调频,提高了锁相速度;同时其环路滤波器采用比例积分结构,使得锁相输出无静差,输出抖动减小。本文对提出的全数字锁相环建立了小信号模型,从理论上分析了该锁相环的性能以及控制参数对锁相环性能的影响,通过基于QuartusⅡ的软件仿真和基于FPGA的硬件实验对该全数字锁相环的性能进行了验证。结果表明,该全数字锁相环锁相范围大、速度快、精度高,可用于有快速同步需求的应用场合,如电网频率监测和并网变频器控制。 展开更多
关键词 全数字锁相环 比例积分控制 前馈控制 小信号模型 fpga
下载PDF
高速高精度固定角度旋转CORDIC算法的设计与实现 被引量:24
2
作者 张朝柱 韩吉南 燕慧智 《电子学报》 EI CAS CSCD 北大核心 2016年第2期485-490,共6页
固定角度旋转的CORDIC(Coordinate Rotation Digital Computer)算法已经广泛的应用于高速数字信号处理、图像处理、机器人学等领域.针对固定角度旋转CORDIC算法在相位旋转过程中,存在数据吞吐率较高、占用硬件资源较多且资源消耗量大等... 固定角度旋转的CORDIC(Coordinate Rotation Digital Computer)算法已经广泛的应用于高速数字信号处理、图像处理、机器人学等领域.针对固定角度旋转CORDIC算法在相位旋转过程中,存在数据吞吐率较高、占用硬件资源较多且资源消耗量大等缺点,提出了利用混合CORDIC算法,将角度旋转分为单向角度旋转和一次角度估计旋转两部分.本文根据欠阻尼理论,将固定角度旋转采用单向旋转CORDIC算法实现,减少了流水线的级数和迭代符号位的判决,然后通过对角度估计旋转的二进制表示,修正常数因子,再根据角度映射关系进行相关处理,完成高速高精度坐标旋转.最后在硬件平台上进行了仿真实验.实验结果表明,在误差范围一定的前提下,混合算法进一步的减少了迭代次数,并且资源消耗较低,提高了数据吞吐率. 展开更多
关键词 坐标旋转数字算法 固定角度旋转 流水线结构 现场可编程门阵列
下载PDF
结合STM32和FPGA的步进电机运动控制系统设计 被引量:23
3
作者 陈祖霖 沈英 吴靖 《福州大学学报(自然科学版)》 CAS 北大核心 2020年第1期27-33,共7页
研究并设计一种以STM32F103和FPGA为核心的步进电机运动控制系统,通过上位机完成对步进电机运动状态的控制,达到加减速、速度等级选择、方向控制等目的,实现系统的软硬件结合.采用增量式编码器完成电机位置的反馈,通过FSMC总线完成单片... 研究并设计一种以STM32F103和FPGA为核心的步进电机运动控制系统,通过上位机完成对步进电机运动状态的控制,达到加减速、速度等级选择、方向控制等目的,实现系统的软硬件结合.采用增量式编码器完成电机位置的反馈,通过FSMC总线完成单片机与FPGA之间的通信,以Verilog HDL硬件描述语言为基础进行步进电机控制程序的编写.对系统的数据输送、驱动脉冲进行仿真,并且完成实际调试.结果表明,所设计的控制系统简单实用、效果良好且可移植性强. 展开更多
关键词 步进电机 STM32 fpga 控制系统 FSMC
下载PDF
基于FPGA的机器学习硬件加速研究进展 被引量:15
4
作者 王超 王腾 +1 位作者 马翔 周学海 《计算机学报》 EI CSCD 北大核心 2020年第6期1161-1182,共22页
随着日益剧增的海量数据信息的产生以及数据挖掘算法的广泛应用,人们已经进入了大数据时代.在数据规模飞速增长的前提下,如何高效稳定的存取数据信息以及加快数据挖掘算法的执行已经成为学术界和工业界急需解决的关键问题.机器学习算法... 随着日益剧增的海量数据信息的产生以及数据挖掘算法的广泛应用,人们已经进入了大数据时代.在数据规模飞速增长的前提下,如何高效稳定的存取数据信息以及加快数据挖掘算法的执行已经成为学术界和工业界急需解决的关键问题.机器学习算法作为数据挖掘应用的核心组成部分,吸引了越来越多研究者的关注,而利用新型的软硬件手段来加速机器学习算法已经成为了目前的研究热点之一.本文主要针对基于ASIC和FPGA等硬件平台设计的机器学习加速器进行了归纳与总结.首先,本文先介绍了机器学习算法,对代表性的算法进行了分析和归纳.接下来对加速器可能的着眼点进行了列举综述,以各种机器学习硬件加速器为主要实例介绍了目前主流的加速器设计和实现,并围绕加速器结构进行简单分类和总结.最后本文对机器学习算法硬件加速这个领域进行了分析,并对目前的发展趋势做出了展望. 展开更多
关键词 机器学习 fpga 加速器 大数据 神经网络加速器
下载PDF
水轮机组模块化状态监测装置 被引量:11
5
作者 朱浩 徐建松 郑慧娟 《水电自动化与大坝监测》 2011年第3期37-40,共4页
在状态监测系统中,状态量种类杂、数量多,监测方法千差万别,如何开发一种通用、灵活、可靠的状态监测产品是个难题。在分析现场可编程门阵列(FPGA)和可编程逻辑控制器(PLC)的基础上,提出了一种基于单片FPGA的可编程片上系统(SOPC)实现... 在状态监测系统中,状态量种类杂、数量多,监测方法千差万别,如何开发一种通用、灵活、可靠的状态监测产品是个难题。在分析现场可编程门阵列(FPGA)和可编程逻辑控制器(PLC)的基础上,提出了一种基于单片FPGA的可编程片上系统(SOPC)实现模块化状态监测方案。此方案在兼容PLC模块的同时,还继承了其操作方便、可靠性高、通用灵活等优点。文中详细介绍了该方案在南京南瑞集团公司有关状态监测装置上成功的实现。 展开更多
关键词 水轮机组 状态监测 fpga SOPC PLC 模块化
原文传递
基于PCIe的多路传输系统的DMA控制器设计 被引量:11
6
作者 李胜蓝 姜宏旭 +1 位作者 符炜剑 陈姣 《计算机应用》 CSCD 北大核心 2017年第3期691-694,716,共5页
为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问(DMA)控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓... 为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问(DMA)控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1 631 MB/s,DMA读最高速率可达1 582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。 展开更多
关键词 PCIE 直接存储访问 高带宽 多路传输 fpga
下载PDF
基于FPGA的自适应旁瓣对消原理及其实现 被引量:9
7
作者 朱家兵 陶亮 +1 位作者 高新成 万晓燕 《雷达科学与技术》 2003年第3期183-187,共5页
自适应旁瓣对消 (ASLC)是雷达抗有源干扰的有效方法。它采用空间滤波技术 ,通过辅助接收通道在干扰方向形成波束图的零点 ,实现对干扰信号的抑制。本文介绍了自适应旁瓣对消的原理 ,然后给出了基于FPGA的ASLC实现方案 ,最后通过仿真和... 自适应旁瓣对消 (ASLC)是雷达抗有源干扰的有效方法。它采用空间滤波技术 ,通过辅助接收通道在干扰方向形成波束图的零点 ,实现对干扰信号的抑制。本文介绍了自适应旁瓣对消的原理 ,然后给出了基于FPGA的ASLC实现方案 ,最后通过仿真和试验结果 ,分析了自适应旁瓣对消的性能。 展开更多
关键词 fpga 自适应旁瓣对消 ASLC 雷达 空间滤波 有源干扰 波束图 现场可编程门阵列
下载PDF
利用FPGA改进超声波测距模块设计 被引量:10
8
作者 陈大新 胡学同 周杏鹏 《传感器技术》 CSCD 北大核心 2005年第2期57-59,共3页
为了提高测量精度和系统性能,将现场可编程门阵列 (FPGA)技术用于超声波测距模块设计,测量精度达到 2. 5mm,抗干扰能力强,具有良好的应用价值。
关键词 现场可编程门阵列 超声 测距
下载PDF
面向嵌入式FPGA的高性能卷积神经网络加速器设计 被引量:11
9
作者 曾成龙 刘强 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2019年第9期1645-1652,共8页
针对基于嵌入式现场可编程门阵列(FPGA)平台的卷积神经网络加速器由于资源有限导致处理速度受限的问题,提出一种高性能卷积神经网络加速器.首先根据卷积神经网络和嵌入式FPGA平台的特点,设计软硬件协同操作架构;然后在存储资源和计算资... 针对基于嵌入式现场可编程门阵列(FPGA)平台的卷积神经网络加速器由于资源有限导致处理速度受限的问题,提出一种高性能卷积神经网络加速器.首先根据卷积神经网络和嵌入式FPGA平台的特点,设计软硬件协同操作架构;然后在存储资源和计算资源的限制下,分别提出二维直接内存存取分块和权衡数字信号处理单元与查找表使用的优化策略;最后针对人脸检测的应用,对SSD网络模型进行优化,采用软硬件流水结构,提高人脸检测系统的整体性能.在XilinxZC706开发板上实现此加速器,实验结果表明,该加速器可达到167.5 GOPS的平均性能和81.2帧/s的人脸检测速率,其平均性能和人脸检测速率是嵌入式GPU平台TX2的1.58倍. 展开更多
关键词 卷积神经网络 硬件加速 直接内存存取 人脸检测 现场可编程门阵列
下载PDF
AES专用指令处理器的研究与实现 被引量:10
10
作者 夏辉 贾智平 +3 位作者 张峰 李新 陈仁海 EdwinH.-M.Sha 《计算机研究与发展》 EI CSCD 北大核心 2011年第8期1554-1562,共9页
随着加密算法在嵌入式可信计算领域的广泛应用,如何提高其执行效率成为研究的热点问题.高级加密标准(AES)凭借其在安全性、费用开销和可执行性等方面的内在优势,成为使用最为广泛的对称密钥加密算法.采用指令集架构(ISA)扩展优化的方法... 随着加密算法在嵌入式可信计算领域的广泛应用,如何提高其执行效率成为研究的热点问题.高级加密标准(AES)凭借其在安全性、费用开销和可执行性等方面的内在优势,成为使用最为广泛的对称密钥加密算法.采用指令集架构(ISA)扩展优化的方法对AES算法进行指令扩展优化.基于电子系统级(ESL)方法设计流程,使用基于LISA语言的处理器生成工具构建了一个高效AES专用指令处理器(AES_ASIP)模型,最终实现于FPGA中.经过一系列的仿真和验证,对比ARM处理器指令集架构,实验结果显示AES_ASIP以增加少许硬件资源为代价,提高了算法58.4x%的执行效率并节省了47.4x%的指令代码存储空间. 展开更多
关键词 AES 电子系统级 指令集架构 专用指令处理器 fpga
下载PDF
基于FPGA的HDLC协议控制系统实现 被引量:9
11
作者 张伟 《指挥信息系统与技术》 2011年第2期48-52,共5页
基于Altera公司的可编程门阵列(FPGA),设计了一种基于并行机制的高级数据链路控制(HDLC)协议控制系统。该系统采用模块组合的设计方法,使系统的复杂功能由各个模块组合实现,这种分块处理使得设计层次清晰且易于修改。该系统有效利用FPG... 基于Altera公司的可编程门阵列(FPGA),设计了一种基于并行机制的高级数据链路控制(HDLC)协议控制系统。该系统采用模块组合的设计方法,使系统的复杂功能由各个模块组合实现,这种分块处理使得设计层次清晰且易于修改。该系统有效利用FPGA的内部硬件资源,实现了并行的多通道的HDLC协议报文的生成和解析。 展开更多
关键词 高级数据链路控制(HDLC) 可编程门阵列(fpga) 循环冗余校验(CRC)
下载PDF
一种适用于并行运算处理的实时高动态范围图像合成算法研究 被引量:9
12
作者 王旋 陈忻 刘巍 《影像科学与光化学》 CAS CSCD 北大核心 2015年第4期330-335,共6页
针对目前现有高动态范围图像(HDRI)的合成算法因复杂度高而难以应用于强实时系统的缺点,本文提出了一种适用于并行运算处理硬件的基于多曝光时间的实时HDRI合成算法。该方法首先完成探测器光照响应曲线的生成与标定,然后在现场可编程门... 针对目前现有高动态范围图像(HDRI)的合成算法因复杂度高而难以应用于强实时系统的缺点,本文提出了一种适用于并行运算处理硬件的基于多曝光时间的实时HDRI合成算法。该方法首先完成探测器光照响应曲线的生成与标定,然后在现场可编程门列阵(FPGA)中通过数字信号处理技术完成多曝光图像序列的场景照度恢复以及像素的实时融合。仿真验证结果表明,该算法能够正确有效地在FPGA中执行,可达到实时HDRI获取的设计要求。 展开更多
关键词 高动态范围图像 数字信号处理 fpga
下载PDF
基于数字信号处理和可编程逻辑门阵列的S波段雷达主板设计 被引量:9
13
作者 翟栋晨 陈泽宗 +1 位作者 佘高淇 王子寒 《科学技术与工程》 北大核心 2019年第17期210-214,共5页
为了提高S波段微波多普勒雷达系统的控制精度与接收性能,同时将控制与接收融合到一起,基于数字信号处理和可编程逻辑门阵列(DSP+FPGA)设计了S波段系统雷达主板,其作为雷达系统中的控制与接收中心,可以根据上位机命令产生精准的时序控制... 为了提高S波段微波多普勒雷达系统的控制精度与接收性能,同时将控制与接收融合到一起,基于数字信号处理和可编程逻辑门阵列(DSP+FPGA)设计了S波段系统雷达主板,其作为雷达系统中的控制与接收中心,可以根据上位机命令产生精准的时序控制信号,同时对中频回波信号进行采样、下变频、存储和上传等。通过后期性能测试,雷达主板产生的时序控制信号精准,接收性能良好,灵敏度达-94 dBm,无杂散动态范围达50 dB,闭环测试下,在输入中频回波信号幅度为-17 dB时,多普勒谱信噪比达70 dB,因此设计的雷达主板完全满足S波段多普勒雷达系统的要求。 展开更多
关键词 微波多普勒雷达 雷达主板 DSP fpga 控制与接收中心
下载PDF
基于小波理论的舰船IMU加速度计信号处理算法 被引量:8
14
作者 徐博 刘斌 +2 位作者 刘德政 崔耀虎 邓伟 《中国舰船研究》 CSCD 北大核心 2020年第2期151-158,164,共9页
[目的]在分析惯性测量单元(IMU)加速度计信号噪声特征的基础上,针对噪声在小波域内展开深入研究。[方法]为解决传统傅里叶滤波方法对高斯白噪声等非线性噪声处理的局限性问题,从小波阈值估计和阈值处理函数2个方面入手对现有小波理论进... [目的]在分析惯性测量单元(IMU)加速度计信号噪声特征的基础上,针对噪声在小波域内展开深入研究。[方法]为解决传统傅里叶滤波方法对高斯白噪声等非线性噪声处理的局限性问题,从小波阈值估计和阈值处理函数2个方面入手对现有小波理论进行优化,提出一种新型小波阈值降噪算法,以在有效提高小波降噪性能的同时简化小波分析的计算量。在上述基础上,针对新型小波阈值算法在FPGA上的实现进行研究,并测试其系统性能。[结果]结果显示,利用新型小波算法处理后的加速度计采集电路有效分辨位数能够达到22.4位以上,相较于原始信号其有效分辨率提高了1.6位。[结论]所得结果表明,新型小波算法无论是在提高信噪比方面还是在减小均方根误差方面,都要优于传统的傅里叶滤波和传统的小波滤波方法,满足信号处理的实时性要求。 展开更多
关键词 信号处理 惯导加速度计 小波变换 高斯白噪声 fpga
下载PDF
RTL级可扩展高性能数据压缩方法实现 被引量:8
15
作者 陈晓杰 李斌 周清雷 《电子学报》 EI CAS CSCD 北大核心 2022年第7期1548-1557,共10页
针对传统的数据压缩实现方法处理性能较低,难以满足高速网络高负载、低能耗要求,本文提出了基于FPGA(Field-Programmable Gate Array)的高性能数据压缩方法.在数据计算方面,定制化一种专用并行数据匹配方法,并对压缩算法进行子任务划分... 针对传统的数据压缩实现方法处理性能较低,难以满足高速网络高负载、低能耗要求,本文提出了基于FPGA(Field-Programmable Gate Array)的高性能数据压缩方法.在数据计算方面,定制化一种专用并行数据匹配方法,并对压缩算法进行子任务划分,设计细粒度的串/并混合结构实现数据压缩和数据编码;在数据存储方面,设计了面向硬件的专用高效字典处理,并采用多级缓存机制优化访存结构;基于FPGA的资源面积,设计了多通道、可扩展数据压缩结构,并采用轮询策略实现多通道的数据分配和回收;在优化过程中,采用RTL(Register Transfer Level)实现数据压缩算法.实验结果表明优化后的压缩算法与CPU相比达到了1.634的加速比,吞吐量为4.33 Gb/s. 展开更多
关键词 数据压缩 fpga 多通道 并行匹配 多级缓存
下载PDF
基于机器视觉的坯布疵点实时自动检测平台 被引量:6
16
作者 李冠志 万贤福 +2 位作者 汪军 李立轻 陈霞 《东华大学学报(自然科学版)》 CAS CSCD 北大核心 2014年第1期11-16,共6页
为了克服人工检测坯布疵点过程中存在的低效率、高误检率、高漏检率等问题,设计并实现了一款能兼顾实时性和准确性要求的坯布自动检测平台.该平台包括织物传动系统、光源和成像系统、图像采集与处理系统、人机交互系统4个组成部分.在详... 为了克服人工检测坯布疵点过程中存在的低效率、高误检率、高漏检率等问题,设计并实现了一款能兼顾实时性和准确性要求的坯布自动检测平台.该平台包括织物传动系统、光源和成像系统、图像采集与处理系统、人机交互系统4个组成部分.在详细阐述了图像采集与处理系统的设计之后,结合AR谱算法对坯布自动检测平台进行了相关调试和试验验证,结果表明该平台已实现了预期的研发要求. 展开更多
关键词 机器视觉 自动验布 疵点检测 数字信号处理(DSP) 现场可编程门阵列(fpga) digital SIGNAL processing(DSP) field-programmable gate array(fpga)
下载PDF
一种轴扭转变形动态测量系统的设计及实现 被引量:7
17
作者 丁珍红 吉小军 刘月华 《中国机械工程》 EI CAS CSCD 北大核心 2011年第14期1672-1675,共4页
设计并实现了一种以现场可编程门阵列(FPGA)为核心的相位差式的扭转变形动态测量系统。该系统以反射式激光测头和制作在旋转轴上的色标带构成敏感转速和作用扭矩的色标传感器,输出信号为脉冲和相位差。此外,以FPGA为核心构建了专用的... 设计并实现了一种以现场可编程门阵列(FPGA)为核心的相位差式的扭转变形动态测量系统。该系统以反射式激光测头和制作在旋转轴上的色标带构成敏感转速和作用扭矩的色标传感器,输出信号为脉冲和相位差。此外,以FPGA为核心构建了专用的鉴相、周期及相位脉宽测量模块。仿真、现场标定和实际测试表明,在0~2000N.m量程范围内,系统的综合测量精度小于0.5%满量程,能有效解决恶劣条件下高速转轴扭转角、扭矩及功率等动态测量问题。 展开更多
关键词 fpga 扭转角测量 相位差 鉴相模块
下载PDF
基于STM32F407的FPGA动态加载设计 被引量:7
18
作者 赖川 邓蕾 张显 《通信技术》 2022年第3期386-393,共8页
为了实现低成本的现场可编程门阵列(Field-Programmable Gate Array,FPGA)程序加载,提出了一种基于STM32F407的FPGA动态加载系统。该系统将Vivado编译生成的二进制(binary,bin)文件,通过网络通信,采用用户数据报协议(User Datagram Prot... 为了实现低成本的现场可编程门阵列(Field-Programmable Gate Array,FPGA)程序加载,提出了一种基于STM32F407的FPGA动态加载系统。该系统将Vivado编译生成的二进制(binary,bin)文件,通过网络通信,采用用户数据报协议(User Datagram Protocol,UDP)报文格式,分包传输给STM32F407,并由其通过串行外设接口(Serial Peripheral Interface,SPI)写入到SPI Flash中,再控制FPGA芯片加载程序。实测结果表明:基于STM32F407的FPGA动态加载系统工作稳定、数据传输可靠,能够满足系统设计需求。 展开更多
关键词 STM32F407 现场可编程门阵列 动态加载 低成本
下载PDF
基于FPGA的交通灯的设计与实现 被引量:6
19
作者 袁海林 刘思颂 黄薇 《电子质量》 2013年第3期15-19,共5页
该文叙述了一种基于FPGA(Field-Programmable Gate Array)和Quartus II开发平台来实现十字路口交通灯控制系统的方案。其中,各功能模块采用VHDL硬件语言来表达,在Quartus II平台上进行编译、仿真,并生成相应的顶层文件,然后下载到FPGA... 该文叙述了一种基于FPGA(Field-Programmable Gate Array)和Quartus II开发平台来实现十字路口交通灯控制系统的方案。其中,各功能模块采用VHDL硬件语言来表达,在Quartus II平台上进行编译、仿真,并生成相应的顶层文件,然后下载到FPGA芯片上,最后进行实验验证。实验结果表明,设计的交通灯控制系统基本可以实现预定的功能,具有一定的可行性。 展开更多
关键词 交通灯控制系统 VHDL fpga QUARTUSII
下载PDF
一种SAR两维自聚焦算法的FPGA实现 被引量:6
20
作者 郭江哲 朱岱寅 毛新华 《雷达学报(中英文)》 CSCD 2016年第4期444-452,共9页
为实时完成合成孔径雷达(SAR)散焦图像的自聚焦,该文提出了一种能够校正残留距离徙动并且适用于空变误差场景的2维自聚焦处理方案。该方案首先利用2维自聚焦算法同时校正残留距离徙动和粗略补偿相位误差,然后进行分块PGA校正空变误差。... 为实时完成合成孔径雷达(SAR)散焦图像的自聚焦,该文提出了一种能够校正残留距离徙动并且适用于空变误差场景的2维自聚焦处理方案。该方案首先利用2维自聚焦算法同时校正残留距离徙动和粗略补偿相位误差,然后进行分块PGA校正空变误差。文中详细阐述了该方案的FPGA设计过程,并对资源占用、运算速度、精度和聚焦效果进行了分析。当FPGA工作在200 MHz时,系统可在5.7 s内完成了8K×8K点单精度复图像的自聚焦处理。实测数据处理结果充分验证了该系统的实时性和有效性。 展开更多
关键词 相位误差 2维自聚焦 空变补偿 fpga 实时
下载PDF
上一页 1 2 61 下一页 到第
使用帮助 返回顶部