期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
5
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
数字锁相环的参数设计及其应用
被引量：
10
1
作者
卢屹
张新军
+2 位作者
张嘉俊
罗汉文
宋文涛
《通信技术》
2001年第9期12-14,共3页
数字锁相环路(DPLL)是数字相干解调技术的核心。根据锁相环理论,分析了在最小等效噪声带宽、最小相位均方误差以及最短锁定时间三种意义上的参数优化设计方案,并给出了简明的、具有一定工程指导意义的结果。该结果在应用了Intel公司解...
数字锁相环路(DPLL)是数字相干解调技术的核心。根据锁相环理论,分析了在最小等效噪声带宽、最小相位均方误差以及最短锁定时间三种意义上的参数优化设计方案,并给出了简明的、具有一定工程指导意义的结果。该结果在应用了Intel公司解调芯片STEL-2105的系统中获得了具体应用。
展开更多
关键词
数字锁相环
等效噪声带宽
参数设计
原文传递
高速率8PSK信号的载波同步及实现
被引量：
4
2
作者
姜波
王世练
温东
《电路与系统学报》
CSCD
北大核心
2009年第4期21-26,共6页
提出一种高速率8PSK信号的载波同步方案,数字锁相环组合频偏搜索实现接收机小频偏的载波同步;多组小频偏同步单元的并行操作获得接收机大频偏的粗略估计,基于反馈闭环实现载波粗同步,然后由一组小频偏同步单元完成残余频偏的精确跟踪及...
提出一种高速率8PSK信号的载波同步方案,数字锁相环组合频偏搜索实现接收机小频偏的载波同步;多组小频偏同步单元的并行操作获得接收机大频偏的粗略估计,基于反馈闭环实现载波粗同步,然后由一组小频偏同步单元完成残余频偏的精确跟踪及相位同步。分析了载波同步的抖动特性,并基于FPGA实现了该方案。测试结果表明,该载波同步方案动态范围大,跟踪性能好,相位抖动小,长期稳定性好,在中低信噪比下,系统实现损耗小于0.5dB。适合于中继卫星信道高速率8PSK信号的载波同步。
展开更多
关键词
载波同步
数字锁相环(
dpll
)
数据中继卫星系统
抖动
下载PDF
职称材料
超音频感应加热电源在水产养殖中的应用
被引量：
2
3
作者
李文江
陈刚
+1 位作者
万卜源
刘南
《电气传动》
北大核心
2013年第1期49-51,55,共4页
针对水产养殖传统加温采用锅炉(燃煤、燃油或用电)加热装置能耗高、功率低、污染严重、运行费用高等缺点,设计一款以电磁感应原理为基础的超音频感应加热装置。该装置以高速数字信号处理器TMS320F2812DSP为控制核心,完成了频率跟踪的数...
针对水产养殖传统加温采用锅炉(燃煤、燃油或用电)加热装置能耗高、功率低、污染严重、运行费用高等缺点,设计一款以电磁感应原理为基础的超音频感应加热装置。该装置以高速数字信号处理器TMS320F2812DSP为控制核心,完成了频率跟踪的数字锁相环(DPLL)设计,采用模糊PID控制方法对温度进行实时动态调整,实现了高精度数字化控制的恒温供水系统。样机试验表明,该装置加热速度快,精度高,效率高,节能环保。
展开更多
关键词
感应加热
数字信号处理器
数字锁相环
模糊PID
下载PDF
职称材料
超高频RFID读写器数字接收机设计
被引量：
1
4
作者
魏鹏
李波
+2 位作者
杨玉庆
王俊宇
闵昊
《计算机工程》
CAS
CSCD
北大核心
2011年第15期240-242,共3页
针对超高频无源标签返回信号能量差异显著、数据率偏差大的特点,提出一种超高频无线射频识别(RFID)读写器数字接收机的实现方案。采用包含功率估计、数字锁相环同步和差分解码等模块的接收机方案,实现快速准确的接收。该数字接收机经过M...
针对超高频无源标签返回信号能量差异显著、数据率偏差大的特点,提出一种超高频无线射频识别(RFID)读写器数字接收机的实现方案。采用包含功率估计、数字锁相环同步和差分解码等模块的接收机方案,实现快速准确的接收。该数字接收机经过Matlab仿真验证,在Xilinx Spartan3E平台上实现并测试通过。与常用的多组相关器接收机方案相比,该数字接收机能以更少的硬件资源消耗实现更高性能的接收效果。
展开更多
关键词
无线射频识别
数字接收机
数字锁相环
符号同步
功率估计
下载PDF
职称材料
中科SoC的USB1.1OHCI主机控制器IP设计
5
作者
梅张雄
张志敏
郑为民
《计算机工程》
EI
CAS
CSCD
北大核心
2005年第15期37-38,67,共3页
系统阐述了USB1.1OHCI主机控制器IP的功能、结构、各功能模块的电路设计和实现方法,介绍了主机串行接口引擎模块及其时钟和数据恢复电路以及并行CRC算法的设计。为了验证OHCI主机控制器功能正确性,在中科SoC虚拟验证平台上对该主机控制...
系统阐述了USB1.1OHCI主机控制器IP的功能、结构、各功能模块的电路设计和实现方法,介绍了主机串行接口引擎模块及其时钟和数据恢复电路以及并行CRC算法的设计。为了验证OHCI主机控制器功能正确性,在中科SoC虚拟验证平台上对该主机控制器做了系统级模拟验证,验证结果证明了设计的正确性。
展开更多
关键词
USB主机控制器
开放主机总线接口
数字锁相环
CRC
下载PDF
职称材料
题名
数字锁相环的参数设计及其应用
被引量：
10
1
作者
卢屹
张新军
张嘉俊
罗汉文
宋文涛
机构
上海交通大学移动通信实验室
出处
《通信技术》
2001年第9期12-14,共3页
文摘
数字锁相环路(DPLL)是数字相干解调技术的核心。根据锁相环理论,分析了在最小等效噪声带宽、最小相位均方误差以及最短锁定时间三种意义上的参数优化设计方案,并给出了简明的、具有一定工程指导意义的结果。该结果在应用了Intel公司解调芯片STEL-2105的系统中获得了具体应用。
关键词
数字锁相环
等效噪声带宽
参数设计
Keywords
digital
phase
lock
loop
(
dpll
),equivalent
noise
bandwidth
分类号
TN7 [电子电信—电路与系统]
原文传递
题名
高速率8PSK信号的载波同步及实现
被引量：
4
2
作者
姜波
王世练
温东
机构
海军潜艇学院
国防科技大学电子科学与工程学院
出处
《电路与系统学报》
CSCD
北大核心
2009年第4期21-26,共6页
文摘
提出一种高速率8PSK信号的载波同步方案,数字锁相环组合频偏搜索实现接收机小频偏的载波同步;多组小频偏同步单元的并行操作获得接收机大频偏的粗略估计,基于反馈闭环实现载波粗同步,然后由一组小频偏同步单元完成残余频偏的精确跟踪及相位同步。分析了载波同步的抖动特性,并基于FPGA实现了该方案。测试结果表明,该载波同步方案动态范围大,跟踪性能好,相位抖动小,长期稳定性好,在中低信噪比下,系统实现损耗小于0.5dB。适合于中继卫星信道高速率8PSK信号的载波同步。
关键词
载波同步
数字锁相环(
dpll
)
数据中继卫星系统
抖动
Keywords
carrier
synchronization
digital
phase
lock
loop
(
dpll
)
data
relay
satellite
system(DRSS)
jitter
分类号
TN911.3 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
超音频感应加热电源在水产养殖中的应用
被引量：
2
3
作者
李文江
陈刚
万卜源
刘南
机构
辽宁工程技术大学电气与控制工程学院
辽河油田油气集输公司水电大队
吉林工业职业技术学院
出处
《电气传动》
北大核心
2013年第1期49-51,55,共4页
文摘
针对水产养殖传统加温采用锅炉(燃煤、燃油或用电)加热装置能耗高、功率低、污染严重、运行费用高等缺点,设计一款以电磁感应原理为基础的超音频感应加热装置。该装置以高速数字信号处理器TMS320F2812DSP为控制核心,完成了频率跟踪的数字锁相环(DPLL)设计,采用模糊PID控制方法对温度进行实时动态调整,实现了高精度数字化控制的恒温供水系统。样机试验表明,该装置加热速度快,精度高,效率高,节能环保。
关键词
感应加热
数字信号处理器
数字锁相环
模糊PID
Keywords
induction
heating
digital
signal
processor（DSP）
digital
phase
lock
loop
（
dpll
）
fuzzy
PID
分类号
TM924.5 [电气工程—电力电子与电力传动]
下载PDF
职称材料
题名
超高频RFID读写器数字接收机设计
被引量：
1
4
作者
魏鹏
李波
杨玉庆
王俊宇
闵昊
机构
复旦大学专用集成电路和系统国家重点实验室
出处
《计算机工程》
CAS
CSCD
北大核心
2011年第15期240-242,共3页
基金
国家"863"计划基金资助项目"农业物联网体系架构与应用服务支撑平台"(2011AA100701)
国家科技支撑计划基金资助项目"药品安全追溯管理射频识别技术研究"(2008BAI55B07)
文摘
针对超高频无源标签返回信号能量差异显著、数据率偏差大的特点,提出一种超高频无线射频识别(RFID)读写器数字接收机的实现方案。采用包含功率估计、数字锁相环同步和差分解码等模块的接收机方案,实现快速准确的接收。该数字接收机经过Matlab仿真验证,在Xilinx Spartan3E平台上实现并测试通过。与常用的多组相关器接收机方案相比,该数字接收机能以更少的硬件资源消耗实现更高性能的接收效果。
关键词
无线射频识别
数字接收机
数字锁相环
符号同步
功率估计
Keywords
Radio
Frequency
Identification（RFID）
digital
receiver
digital
phase
lock
loop
（
dpll
）
symbol
synchronization
power
estimation
分类号
TP303 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
中科SoC的USB1.1OHCI主机控制器IP设计
5
作者
梅张雄
张志敏
郑为民
机构
北京理工大学信息科学技术学院
中国科学院计算技术研究所系统结构室
出处
《计算机工程》
EI
CAS
CSCD
北大核心
2005年第15期37-38,67,共3页
基金
国家"863"计划基金资助项目"高速32位嵌入式CPU开发"(2002AA1Z1040)
文摘
系统阐述了USB1.1OHCI主机控制器IP的功能、结构、各功能模块的电路设计和实现方法,介绍了主机串行接口引擎模块及其时钟和数据恢复电路以及并行CRC算法的设计。为了验证OHCI主机控制器功能正确性,在中科SoC虚拟验证平台上对该主机控制器做了系统级模拟验证,验证结果证明了设计的正确性。
关键词
USB主机控制器
开放主机总线接口
数字锁相环
CRC
Keywords
USB
host
controller
Open
host
controller
interlace
（OHCI）
digital
phase
lock
loop
（
dpll
）
CRC
分类号
TP302.1 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
数字锁相环的参数设计及其应用
卢屹
张新军
张嘉俊
罗汉文
宋文涛
《通信技术》
2001
10
原文传递
2
高速率8PSK信号的载波同步及实现
姜波
王世练
温东
《电路与系统学报》
CSCD
北大核心
2009
4
下载PDF
职称材料
3
超音频感应加热电源在水产养殖中的应用
李文江
陈刚
万卜源
刘南
《电气传动》
北大核心
2013
2
下载PDF
职称材料
4
超高频RFID读写器数字接收机设计
魏鹏
李波
杨玉庆
王俊宇
闵昊
《计算机工程》
CAS
CSCD
北大核心
2011
1
下载PDF
职称材料
5
中科SoC的USB1.1OHCI主机控制器IP设计
梅张雄
张志敏
郑为民
《计算机工程》
EI
CAS
CSCD
北大核心
2005
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
