DDR2 SDRAM控制器的FPGA实现 被引量：13

1

作者 须文波 胡丹 《江南大学学报（自然科学版）》 CAS 2006年第2期145-148,共4页

龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上... 龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上对其进行实现,以方便对其在整个SoC设计中的集成.目前,该控制器已经通过功能仿真,并在Xilinx公司的Virtex-4系列FPGA上得以实现. 展开更多

关键词 龙芯SoC 现场可编程逻辑门阵列 第二代ddr同步动态内存

下载PDF 职称材料

基于AMBA总线的DDR2 SDRAM控制器研究与实现 被引量：9

2

作者 张凯 李云岗 《微电子学与计算机》 CSCD 北大核心 2005年第9期117-119,122,共4页

随着大规模集成电路和高速、低功耗、高密度存贮技术的发展,DDR存贮器业已成为PC内存的主流技术。作为第二代DDR存贮器DDR2预取位数是普通DDR的两倍。因此DDR2 SDRAM将取代DDR SDRAM的主流地位。本文对DDR2存贮技术进行了探讨,并讨论了D... 随着大规模集成电路和高速、低功耗、高密度存贮技术的发展,DDR存贮器业已成为PC内存的主流技术。作为第二代DDR存贮器DDR2预取位数是普通DDR的两倍。因此DDR2 SDRAM将取代DDR SDRAM的主流地位。本文对DDR2存贮技术进行了探讨,并讨论了DDR2 SDRAM和DDR SDRAM的区别以及设计时应注意的问题,设计了一个基于AMBA总线的DDR2 SDRAM控制器并提出了一种数据顺序预读取机制,使得DDR2 SDRAM的访问效率大大提高。 展开更多

关键词 ddr2 sdram AMBA AHB

下载PDF 职称材料

基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计 被引量：16

3

作者 庾志衡 叶俊明 邓迪文 《微型机与应用》 2011年第4期34-36,40,共4页

为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和... 为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(MIG)实现FPGA与DDR2的存储器接口,并结合片上FIFO和相应的控制模块完成FIFO的基本框架结构。详细介绍了各个组成模块的功能和原理,并设计了专门的测试模块。 展开更多

关键词 高速大容量异步FIFO MIG FPGA ddr2 sdram

下载PDF 职称材料

基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现 被引量：14

4

作者 徐欣 周舟 +1 位作者 李楠 孙兆林 《中国测试》 CAS 2009年第6期34-37,共4页

为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后... 为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后深入分析了FIFO控制器各部分的工作原理并对其进行了实验。经过测试,基于DDR2 SDRAM的FIFO实现了最高475MHz的总线速率,8～256位的总线位宽,2GB最大数据容量。该FIFO可以解决高速海量数据缓存的问题,在工程应用中有显著的参考价值。 展开更多

关键词 高速海量数据缓存 FIFO存储器 ddr2 sdram技术 FPGA技术 分时复用

下载PDF 职称材料

高清CMOS图像传感器多通道数据传输系统设计 被引量：14

5

作者 张克寒 李明伟 《仪表技术与传感器》 CSCD 北大核心 2017年第2期54-57,共4页

针对大面阵CMOS图像传感器多通道、高数据速率的特点,设计了一款图像数据实时传输系统。采用CMV4000产生图像数据,通过FPGA主控完成多通道图像数据的硬件恢复,将DDR2 SDRAM虚拟成为大容量异步先入先出队列(FIFO)作为高速缓存,通过USB3.... 针对大面阵CMOS图像传感器多通道、高数据速率的特点,设计了一款图像数据实时传输系统。采用CMV4000产生图像数据,通过FPGA主控完成多通道图像数据的硬件恢复,将DDR2 SDRAM虚拟成为大容量异步先入先出队列(FIFO)作为高速缓存,通过USB3.0接口将数据发送到PC端,PC端进行图像显示处理。通过样机实测,系统传输接口的速率达2.16 Gb/s,系统运行稳定流畅。文中为此类CMOS传感器图像的数据实时传输提供了一种解决方案。 展开更多

关键词 多通道 CMOS ddr2 sdram 数据传输

下载PDF 职称材料

基于USB3.0高速图像数据传输系统设计 被引量：11

6

作者 王国忠 刘磊 +2 位作者 储成群 任勇峰 焦新泉 《仪表技术与传感器》 CSCD 北大核心 2019年第3期106-109,113,共5页

为了解决图像采集系统中实时数据的高速缓存与传输问题,提出了一种基于高数据带宽、大容量的DDR2 SDRAM存储器和支持突发传输的USB3.0数据传输接口的设计方案。在硬件设计中,采用CYUSB3014作为USB3.0的控制芯片实现FPGA与上位机之间高... 为了解决图像采集系统中实时数据的高速缓存与传输问题,提出了一种基于高数据带宽、大容量的DDR2 SDRAM存储器和支持突发传输的USB3.0数据传输接口的设计方案。在硬件设计中,采用CYUSB3014作为USB3.0的控制芯片实现FPGA与上位机之间高速图像数据传输,以及采用DDR2 SDRAM作为缓存器;在逻辑设计中采用手动DMA模式对数据流进行控制,避免数据的堵塞,提高了可靠性。经验证,该系统工作稳定,能有效解决海量图像数据的缓存与传输问题。 展开更多

关键词 高速缓存 ddr2sdram USB3.0 手动DMA 可靠性

下载PDF 职称材料

基于DDR2 SDRAM缓存的CMOS图像数据采集与传输系统 被引量：11

7

作者 赵志刚 郭金川 +4 位作者 杜杨 黄建衡 牛憨笨 王健 曾清清 《仪表技术与传感器》 CSCD 北大核心 2010年第6期90-93,共4页

设计并实现了一套由大面阵CMOS图像传感器、FPGA、DDR2 SDRAM、ARM和PC机组成的CMOS图像数据采集与传输系统。该系统利用高数据带宽、大容量的DDR2 SDRAM存储器适时地对CMOS图像数据进行缓存,然后经以太网传输至PC机,从而完成图像的存... 设计并实现了一套由大面阵CMOS图像传感器、FPGA、DDR2 SDRAM、ARM和PC机组成的CMOS图像数据采集与传输系统。该系统利用高数据带宽、大容量的DDR2 SDRAM存储器适时地对CMOS图像数据进行缓存,然后经以太网传输至PC机,从而完成图像的存储、处理和显示。DDR2 SDRAM存储器的引入,增强了整个成像系统的灵活性和可扩充性。实测显示该系统能够满足对高端COMS图像传感器LUPA-4000进行远程控制和数据传输的要求。 展开更多

关键词 LUPA-4000 CMOS图像传感器 FPGA ddr2 sdram ARM

下载PDF 职称材料

基于FPGA的大容量数据高速采集系统的设计 被引量：10

8

作者 刘文彬 朱名日 +2 位作者 郑丹平 潘凯 严金波 《计算机测量与控制》 北大核心 2014年第11期3751-3753,共3页

介绍了一种基于DDR2 SDRAM与USB 2.0接口的大容量数据高速采集系统,该系统以FPGA为控制核心;利用FPGA的内部模块化的编程、DDR2 SDRAM的大容量存储以及USB 2.0接口的高速传输能力实现了数据的高速采集、大容量存储和传输;该系统支持热... 介绍了一种基于DDR2 SDRAM与USB 2.0接口的大容量数据高速采集系统,该系统以FPGA为控制核心;利用FPGA的内部模块化的编程、DDR2 SDRAM的大容量存储以及USB 2.0接口的高速传输能力实现了数据的高速采集、大容量存储和传输;该系统支持热插拨和即插即用,使用方便;实验结果表明该系统可以实时高速的进行数据采集、存储和传输,最高传输速率可达20 MByte/s;在信号的高速采集领域有着很高的应用价值。 展开更多

关键词 FPGA ddr2 sdram USB2.0接口 大容量存储

下载PDF 职称材料

大容量弹载数据记录器的设计与实现 被引量：9

9

作者 温建飞 岳凤英 李永红 《电子器件》 CAS 北大核心 2016年第4期951-956,共6页

提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150 Mbyte/s,存储容量为128 Gbyte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用F... 提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150 Mbyte/s,存储容量为128 Gbyte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用FPGA内部集成的高速串行收发器RocketIO GTP,单个链路的数据接收速率为3.125 Gbyte/s;缓存单元采用两片DDR2 SDRAM芯片对接收到的高速数据进行乒乓缓存;存储单元采用32片NAND FLASH构成存储阵列,对缓存后的数据进行存储。同时,该记录器能够对存储的数据进行事后读取并进行分析。 展开更多

关键词 大容量 高速 ROCKETIO GTP ddr2 sdram 乒乓缓存

下载PDF 职称材料

一种基于FPGA的多通道数据采集系统设计 被引量：8

10

作者 简志景 梁昊 《信息技术与网络安全》 2020年第9期6-11,共6页

设计并实现了一种基于FPGA的四通道数据采集系统。系统由65 MS/s的模数转换器AD9219实现对信号的高速采样。为满足采集数据实时存储的要求,设计了高速、大容量的DDR2硬件电路和接口逻辑。采集数据可通过USB接口上传至上位机,上位机负责... 设计并实现了一种基于FPGA的四通道数据采集系统。系统由65 MS/s的模数转换器AD9219实现对信号的高速采样。为满足采集数据实时存储的要求,设计了高速、大容量的DDR2硬件电路和接口逻辑。采集数据可通过USB接口上传至上位机,上位机负责数据的保存、处理和显示,同时控制数模转换器以直接数字合成的方式输出波形。测试结果表明,系统运行稳定可靠,可灵活控制。该系统为高性能数据采集提供了一套包括软硬件的整体解决方案,可以满足低温等离子诊断的要求。 展开更多

关键词 现场可编程门阵列 多通道数据采集 模数转换器 ddr2 sdram

下载PDF 职称材料

基于千兆网的FPGA多通道数据采集系统设计 被引量：8

11

作者 史鹏腾 《电子科技》 2015年第2期123-126,共4页

千兆以太网在工程上的应用越来越迫切,许多快速可靠的数据传输任务要依靠其完成。文中提出了一种多通道数据采集系统设计方法,将采集的数据通过FPGA资源搭建的千兆以太网运行环境发送到上位机进行显示和存储,最大限度地发挥了FPGA和千... 千兆以太网在工程上的应用越来越迫切,许多快速可靠的数据传输任务要依靠其完成。文中提出了一种多通道数据采集系统设计方法,将采集的数据通过FPGA资源搭建的千兆以太网运行环境发送到上位机进行显示和存储,最大限度地发挥了FPGA和千兆以太网灵活与快速的优势。进而讨论了ARP包和Jumbo帧的相关问题,并实际测试了其对系统的影响。 展开更多

关键词 千兆以太网 UDP/IP协议栈 ddr2 sdram Jumbo帧

下载PDF 职称材料

基于DDR2 SDRAM的高速数据缓存技术研究 被引量：5

12

作者 吕文强 施睿 +1 位作者 任勇峰 武慧军 《电子测量技术》 2020年第18期6-10,共5页

针对高速数据传输系统中,图像数据采集的速率越来越高,而存储速率有限的问题,提出一种基于DDR2 SDRAM高速数据缓存技术。采用FPGA为主控制器,接收高速图像数据后写入DDR2 SDRAM缓存,在发送周期的空闲时间将数据读出并匹配存储设备的接... 针对高速数据传输系统中,图像数据采集的速率越来越高,而存储速率有限的问题,提出一种基于DDR2 SDRAM高速数据缓存技术。采用FPGA为主控制器,接收高速图像数据后写入DDR2 SDRAM缓存,在发送周期的空闲时间将数据读出并匹配存储设备的接收速率。为了简化对DDR2 SDRAM的操作,使用ISE软件的存储接口生成工具(MIG)生成DDR2 IP核,实现了在250 MHz时钟下对DDR2 SDRAM的读/写操作,经验证,数据无丢帧无误码,设计稳定可靠。 展开更多

关键词 FPGA ddr2 sdram ddr2 IP核 高速数据缓存

下载PDF 职称材料

基于FPGA的视频图像目标检测系统 被引量：6

13

作者 王莹 高美凤 《计算机系统应用》 2017年第6期98-102,共5页

设计了一种基于FPGA的运动目标的检测系统,采用模块化设计和流水线的处理方式,充分利用了FPGA高速并行处理特点以及DDR2 SDRAM大容量特性.系统采用了单高斯背景建模的背景差分法同时结合帧间差分法的方式实现对运动目标的检测.实践测试... 设计了一种基于FPGA的运动目标的检测系统,采用模块化设计和流水线的处理方式,充分利用了FPGA高速并行处理特点以及DDR2 SDRAM大容量特性.系统采用了单高斯背景建模的背景差分法同时结合帧间差分法的方式实现对运动目标的检测.实践测试结果表明,该目标检测系统能够有效的实现运动目标的检测,且检测效果良好,满足实时性需求. 展开更多

关键词 目标检测 单高斯模型 帧间差分 ddr2 sdram FPGA

下载PDF 职称材料

基于WISHBONE的可兼容存储器控制器设计 被引量：3

14

作者 陈双燕 王东辉 +1 位作者 张铁军 侯朝焕 《计算机工程》 EI CAS CSCD 北大核心 2006年第18期240-242,共3页

随着近年来高速计算机的快速发展,人们对存储器频宽及性能的要求越来越高。作为第2代DDR存储器的DDR2SDRAM具有高速、低功耗、高密度、高稳定性等特点,在未来的一二年里,它将逐步取代DDRSDRAM而成为内存的主流。尽管DDR2的地位正在不断... 随着近年来高速计算机的快速发展,人们对存储器频宽及性能的要求越来越高。作为第2代DDR存储器的DDR2SDRAM具有高速、低功耗、高密度、高稳定性等特点,在未来的一二年里,它将逐步取代DDRSDRAM而成为内存的主流。尽管DDR2的地位正在不断上升,但DDR仍是当前流行的高速存储器。该文通过对这两种存储器的分析比较,基于WISHBONE总线,提出并实现了一种可兼容DDR与DDR2存储器的控制器。 展开更多

关键词 DDP sdram ddr2 sdram WISHBONE 控制器

下载PDF 职称材料

一种高速大容量异步FIFO的实现方法 被引量：5

15

作者 李玉发 孙靖国 李涛 《航空计算技术》 2015年第5期114-116,120,共4页

为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。基于DDR2 SDRAM的高带宽和时分复用特点,设计了WFIFO和RFIFO,以及FIFO控制器,利用Xilinx公司的存储器接口生成器生成... 为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。基于DDR2 SDRAM的高带宽和时分复用特点,设计了WFIFO和RFIFO,以及FIFO控制器,利用Xilinx公司的存储器接口生成器生成了DDR2 SDRAM控制器,完成了高速大容量异步FIFO的设计,并对其进行了测试验证。验证结果表明,设计可以解决高速海量数据缓存问题,在工程应用中具有积极的借鉴意义和参考价值。 展开更多

关键词 FPGA ddr2 sdram 异步FIFO

下载PDF 职称材料

数字示波器中海量存储的实现 被引量：3

16

作者 陈鑫 高礼忠 《电子测量技术》 2008年第8期193-195,共3页

对于数字示波器,除了模拟带宽、实时采样率之外,存储深度也是一个重要技术指标。本文介绍了存储深度的提高对于数字示波器测量、调试信号的影响和意义,提出了采用DDR2SDRAM作为海量存储介质的方案,并成功在FPGA上进行验证实现。

关键词 数字示波器 海量存储深度 ddr2 sdram

下载PDF 职称材料

基于PCI-E总线的高速数据传输卡的设计与实现 被引量：5

17

作者 李建兵 徐向辉 《计算机测量与控制》 CSCD 北大核心 2011年第10期2581-2583,共3页

介绍了用于改善合成孔径雷达数据回放模块性能的高速数据传输卡的设计与实现;传输卡通过PCI Express总线与主机进行数据交互,配置两组DDR2SDRAM进行乒乓操作实现大容量高速缓存,在输入、输出数据传输率不匹配的情况下保证数据传输稳定... 介绍了用于改善合成孔径雷达数据回放模块性能的高速数据传输卡的设计与实现;传输卡通过PCI Express总线与主机进行数据交互,配置两组DDR2SDRAM进行乒乓操作实现大容量高速缓存,在输入、输出数据传输率不匹配的情况下保证数据传输稳定、可靠;选用PLX公司的接口芯片PEX8311实现PCI Express总线接口功能,FPGA逻辑实现DDR2SDRAM控制器;测试结果表明,传输板数据传输率不低于100MB/s,工作状态稳定,达到了预期指标,具有一定的实用性和良好的应用前景。 展开更多

关键词 PCI EXPRESS ddr2 sdram FPGA 高速数据传输

下载PDF 职称材料

基于FPGA的高速海量FIFO的设计 被引量：5

18

作者 刘少华 陈明义 《信息技术》 2009年第9期95-97,共3页

为了解决视频信号的大量存储及视频延时问题,研究了一种以DDR2 SDRAM为存储体的高速海量FIFO设计方法。该方法通过采用FPGA对DDR2 SDRAM进行控制,以状态机来描述其各种时序操作,来完成DDR2 SDRAM的命令和数据的接口,从而实现数据的正确... 为了解决视频信号的大量存储及视频延时问题,研究了一种以DDR2 SDRAM为存储体的高速海量FIFO设计方法。该方法通过采用FPGA对DDR2 SDRAM进行控制,以状态机来描述其各种时序操作,来完成DDR2 SDRAM的命令和数据的接口,从而实现数据的正确有序的存取。另外,流水式处理的方式,也保证了输入输出数据的连续性。经过最终硬件的成型和下载调试,验证了该方法的可行性和可靠性。该系统已经成功应用于视频的延时处理。 展开更多

关键词 FIFO FPGA ddr2sdram 流水式

下载PDF 职称材料

高速信号采集存储及传输系统的设计与实现 被引量：4

19

作者 杨振家 刘颖杰 +2 位作者 邓芳芳 谢华 李力 《电子技术应用》 北大核心 2012年第9期8-10,17,共4页

为解决高速数据采集系统中的数据缓存和传输速度瓶颈,设计并实现了一种基于光纤通道协议和DDR2 SODIMM存储的高速数据传输、存储系统。利用Stratix Ⅳ GX系列FPGA和QuartusⅡ中自带的DDR2 IP核以及高速收发器IP核,实现了PCI9056的本地... 为解决高速数据采集系统中的数据缓存和传输速度瓶颈,设计并实现了一种基于光纤通道协议和DDR2 SODIMM存储的高速数据传输、存储系统。利用Stratix Ⅳ GX系列FPGA和QuartusⅡ中自带的DDR2 IP核以及高速收发器IP核,实现了PCI9056的本地接口、DDR2控制器、光纤通道协议和高速串行数据的转换发送,最终实现了数据的高速存储和传输。 展开更多

关键词 高速信号采集 光纤通道 高速传输 FPGA CPCI ddr2 sdram

下载PDF 职称材料

具有自动聚焦功能的视频处理器的设计 被引量：4

20

作者 张博 张刚 程永强 《液晶与显示》 CAS CSCD 北大核心 2010年第3期396-400,共5页

介绍了一种视频处理器的设计,该处理器接收数字YCbCr视频信号,利用一片DDR2SDRAM存储器作为帧缓存,对接收的视频信号进行格式转换、帧率提升、色空间转换。提出并实现一种改进的自动聚焦算法,实时计算当前帧图像的聚焦评价函数值,选用... 介绍了一种视频处理器的设计,该处理器接收数字YCbCr视频信号,利用一片DDR2SDRAM存储器作为帧缓存,对接收的视频信号进行格式转换、帧率提升、色空间转换。提出并实现一种改进的自动聚焦算法,实时计算当前帧图像的聚焦评价函数值,选用爬山搜索策略实现对聚焦电机的控制,使当前图像的聚焦函数值最大,实现图像的自动聚焦。该设计采用VHDL语言实现,在Xilinx XUPV5-LX110T FPGA开发板上验证。 展开更多

关键词 视频处理 ddr2sdram 帧率提升 自动聚焦 FPGA

下载PDF 职称材料