期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
10G以太网接口并行CRC校验的一种简化算法 被引量:9
1
作者 彭建辉 《微计算机信息》 北大核心 2006年第07Z期213-215,共3页
在10G以太网接口设计中,64位并行数据的CRC校验是其设计难点之一,常见的一些方法在对其进行CRC32校验时,会因为以太网帧不一定结束在64比特边界,导致进行校验处理时需要同时包含8,16,24,32,40,48,56,64位的校验单元。本文提出了一种只... 在10G以太网接口设计中,64位并行数据的CRC校验是其设计难点之一,常见的一些方法在对其进行CRC32校验时,会因为以太网帧不一定结束在64比特边界,导致进行校验处理时需要同时包含8,16,24,32,40,48,56,64位的校验单元。本文提出了一种只需64位的校验单元即可实现其CRC校验的方法。 展开更多
关键词 10G以太网 并行 crc 串行 crc magic number
下载PDF
一种新型的10G以太网并行循环冗余校验设计 被引量:2
2
作者 钟桂森 易清明 石敏 《计算机工程》 CAS CSCD 北大核心 2016年第5期292-296,303,共6页
现有10G以太网中的循环冗余校验(CRC)编译码器不能同时兼顾计算速度与资源占用,为此,设计一种新型的10G以太网并行CRC编译码器。编码时,通过编码预处理解决不定长字节带来的CRC编码问题,简化CRC编码电路的设计。译码时,通过译码预处理... 现有10G以太网中的循环冗余校验(CRC)编译码器不能同时兼顾计算速度与资源占用,为此,设计一种新型的10G以太网并行CRC编译码器。编码时,通过编码预处理解决不定长字节带来的CRC编码问题,简化CRC编码电路的设计。译码时,通过译码预处理分离出以太网帧的帧校验序列(FCS)域,恢复编码预处理模块输出的数据,简化CRC校验电路的设计。在实现CRC编码校验时对传统的异或运算电路进行优化,降低运算电路门延时,提高运算速度,并能自动切换CRC编码校验方法以兼容现有以太网。实验结果表明,与其他3种方法相比,该方法占用逻辑资源少,计算速度快,可实现实时性输出,同时满足10G以太网156.25 MHz的时序要求。 展开更多
关键词 循环冗余校验 10G以太网 并行 循环冗余校验魔数 门延时 逻辑资源
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部