期刊文献+
共找到34篇文章
< 1 2 >
每页显示 20 50 100
低功耗CMOS逻辑电路设计综述 被引量:13
1
作者 甘学温 莫邦燹 《微电子学》 CAS CSCD 北大核心 2000年第4期263-267,共5页
分析了 CMOS逻辑电路的功耗来源,从降低电源电压、减小负载电容和逻辑电路开关活动几率等方面论述了降低功耗的途径。讨论了深亚微米器件中亚阈值电流对功耗的影响以及减小亚阈值电流的措施,最后分析了高层次设计对降低功耗的关... 分析了 CMOS逻辑电路的功耗来源,从降低电源电压、减小负载电容和逻辑电路开关活动几率等方面论述了降低功耗的途径。讨论了深亚微米器件中亚阈值电流对功耗的影响以及减小亚阈值电流的措施,最后分析了高层次设计对降低功耗的关键作用,说明低功耗设计必须从设计的各个层次加以考虑,实现整体优化设计。 展开更多
关键词 VLSI cmos逻辑电路 低功耗电路 电路设计
下载PDF
基于0.18μm CMOS工艺的低功耗采样保持电路
2
作者 韩昌霖 丁浩 吴建飞 《微电子学》 CAS 北大核心 2024年第3期355-361,共7页
基于0.18μm CMOS工艺设计了一款用于ADC前端的采样保持电路,电路采用输入缓冲器-采样开关-输出缓冲器三级结构实现。为提高采样保持电路的保持平稳度,设计了信号馈通和时钟馈通消除结构。为改善频率响应,设计了无源负反馈结构并研究了... 基于0.18μm CMOS工艺设计了一款用于ADC前端的采样保持电路,电路采用输入缓冲器-采样开关-输出缓冲器三级结构实现。为提高采样保持电路的保持平稳度,设计了信号馈通和时钟馈通消除结构。为改善频率响应,设计了无源负反馈结构并研究了器件参数对电路性能的影响。仿真结果表明,该馈通消除结构能够提升保持阶段的平稳度,负反馈可将增益提升36 dB。该电路在800 MS/s采样率、122.6 MHz正弦波输入条件下,增益为0 dB,3 dB带宽为1 GHz,信号失真比为48 dB,有效位数为7.7 bit。最终版图面积为202μm×195μm,功耗为37.22 mW,实现了低功耗的设计目标。 展开更多
关键词 ADC cmos工艺 低功耗 采样保持电路 馈通消除
下载PDF
Total ionizing dose effect modeling method for CMOS digital-integrated circuit
3
作者 Bo Liang Jin-Hui Liu +3 位作者 Xiao-Peng Zhang Gang Liu Wen-Dan Tan Xin-Dan Zhang 《Nuclear Science and Techniques》 SCIE EI CAS CSCD 2024年第2期32-46,共15页
Simulating the total ionizing dose(TID)of an electrical system using transistor-level models can be difficult and expensive,particularly for digital-integrated circuits(ICs).In this study,a method for modeling TID eff... Simulating the total ionizing dose(TID)of an electrical system using transistor-level models can be difficult and expensive,particularly for digital-integrated circuits(ICs).In this study,a method for modeling TID effects in complementary metaloxide semiconductor(CMOS)digital ICs based on the input/output buffer information specification(IBIS)was proposed.The digital IC was first divided into three parts based on its internal structure:the input buffer,output buffer,and functional area.Each of these three parts was separately modeled.Using the IBIS model,the transistor V-I characteristic curves of the buffers were processed,and the physical parameters were extracted and modeled using VHDL-AMS.In the functional area,logic functions were modeled in VHDL according to the data sheet.A golden digital IC model was developed by combining the input buffer,output buffer,and functional area models.Furthermore,the golden ratio was reconstructed based on TID experimental data,enabling the assessment of TID effects on the threshold voltage,carrier mobility,and time series of the digital IC.TID experiments were conducted using a CMOS non-inverting multiplexer,NC7SZ157,and the results were compared with the simulation results,which showed that the relative errors were less than 2%at each dose point.This confirms the practicality and accuracy of the proposed modeling method.The TID effect model for digital ICs developed using this modeling technique includes both the logical function of the IC and changes in electrical properties and functional degradation impacted by TID,which has potential applications in the design of radiation-hardening tolerance in digital ICs. 展开更多
关键词 cmos digital-integrated circuit Total ionizing dose IBIS model Behavior-physical hybrid model Physical parameters
下载PDF
某型飞机直流电源监控器数码显示故障分析
4
作者 徐文娟 曾小芳 《航空维修与工程》 2023年第8期67-69,共3页
针对某型飞机直流电源监控器数码显示故障,通过分析数字集成电路的工作原理,总结出常见电路故障的分析和排除方法,对于各型电源监控器类产品的排故具有一定的借鉴指导意义。
关键词 直流电源监控器 数字电路 A/D转换 cmos元件
原文传递
CMOS数字电路的速度功耗优化设计 被引量:1
5
作者 刘淼 周润德 葛元庆 《微电子学》 CAS CSCD 北大核心 2000年第4期273-275,共3页
在既定工艺条件下,改善电路性能可以通过改进电路、采用不同的时钟技术以及调整电路的器件尺寸来实现;改进电路,可以提高电路速度,减小或消除时钟偏差问题;选择适当的时钟技术,能够满足功耗、速度或可靠性等方面的不同要求;在优... 在既定工艺条件下,改善电路性能可以通过改进电路、采用不同的时钟技术以及调整电路的器件尺寸来实现;改进电路,可以提高电路速度,减小或消除时钟偏差问题;选择适当的时钟技术,能够满足功耗、速度或可靠性等方面的不同要求;在优化程序的帮助下,调整器件尺寸能大大减小电路面积并改善电路性能。文中对以上几个方面进行理论分析和计算机模拟,得到有关高速CMOS电路的选择原则和设计方法。 展开更多
关键词 cmos 数字电路 高速/低功耗电路 时钟技术 器件尺寸调整
下载PDF
CMOS数字电路功耗分析及其应用 被引量:2
6
作者 朱宁 周润德 羊性滋 《微电子学》 CAS CSCD 北大核心 1998年第6期401-406,共6页
讨论了有关CMOS数字电路的功耗分析和低功耗逻辑综合的一些方法。研究了信号的翻转概率与信号概率之间的关系,并由此得到信号翻转次数的表达式。然后讨论了使平均功耗最优的组合逻辑电路优化中的一些方法。最后,提出了两个用于低... 讨论了有关CMOS数字电路的功耗分析和低功耗逻辑综合的一些方法。研究了信号的翻转概率与信号概率之间的关系,并由此得到信号翻转次数的表达式。然后讨论了使平均功耗最优的组合逻辑电路优化中的一些方法。最后,提出了两个用于低功耗逻辑综合的基本定理。 展开更多
关键词 逻辑综合 信号概率 cmos 数字电路 IC
下载PDF
基于CMOS数字摄像头的硬件二值化方案 被引量:3
7
作者 刘祖臣 《电子科技》 2014年第7期99-102,共4页
在基于CMOS数字摄像头实现图像二值化方案中,多数是通过摄像头的并行I/O数据口采集数据,并交由MCU来完成二值化的处理,这种方式占用MCU的时间、且数据量大,不利于传输和处理。文中设计了灵活运用额外的硬件和数字逻辑电路对图像进行二... 在基于CMOS数字摄像头实现图像二值化方案中,多数是通过摄像头的并行I/O数据口采集数据,并交由MCU来完成二值化的处理,这种方式占用MCU的时间、且数据量大,不利于传输和处理。文中设计了灵活运用额外的硬件和数字逻辑电路对图像进行二值化和压缩处理,减少了图像在片内的存储空间,缩短了传输和软件处理时间,提高了系统检测的实时性。 展开更多
关键词 cmos 数字逻辑电路 硬件二值化 MK60DN512ZVLQ10
下载PDF
常用数字集成电路的使用常识 被引量:3
8
作者 张娓娓 张月平 吕俊霞 《河北能源职业技术学院学报》 2012年第3期65-68,共4页
数字集成电路是处理数字信号的电子电路,因具有很多优点而被广泛的应用。常用有TTL、CMOS集成电路两大类。本文对使用TTL、CMOS集成电路的一般规则,正确使用方法作了详细介绍。
关键词 数字集成电路 TTL cmos 万用表
下载PDF
基于数字电容式的传感器接口电路设计 被引量:2
9
作者 肖莹慧 《现代电子技术》 北大核心 2018年第18期45-48,共4页
为了降低无源RFID传感器标签的功耗和面积,设计一种基于无源RFID数字电容式传感器的接口电路。其采用0.18μm CMOS工艺设计的集成式全数字结构,能够在频域内对传感器电容值进行处理。该电路采用一种功耗比传统反相器结构振荡器低30%的... 为了降低无源RFID传感器标签的功耗和面积,设计一种基于无源RFID数字电容式传感器的接口电路。其采用0.18μm CMOS工艺设计的集成式全数字结构,能够在频域内对传感器电容值进行处理。该电路采用一种功耗比传统反相器结构振荡器低30%的新型环形振荡器结构,振荡器内部是限幅的。最后,对该集成全数字电路进行测试。测试结果表明,其线性度与稳定性均良好,芯片占用面积小,仅为0.21 mm2,且功率消耗小,在电源电压下仅为0.92μW。因此,适合应用于无源RFID传感器标签设计中。 展开更多
关键词 数字电容式传感器 接口电路 无源RFID cmos工艺 环形振荡器 标签设计
下载PDF
8位精度200MHz流水线结构CMOS电压比较器
10
作者 郭辉 叶波 郑增钰 《微电子学》 CAS CSCD 北大核心 1997年第2期125-129,共5页
提出了一种新颖的高速CMOS电压比较器的电路结构,它由一个差分输入级、两级串接的CMOS锁存电路和两个CMOS倒相器所组成,并且在外部的三相不交叠时钟信号控制下进行流水线操作。整个电路根据标准的双层铝布线1.5μm、... 提出了一种新颖的高速CMOS电压比较器的电路结构,它由一个差分输入级、两级串接的CMOS锁存电路和两个CMOS倒相器所组成,并且在外部的三相不交叠时钟信号控制下进行流水线操作。整个电路根据标准的双层铝布线1.5μm、n阱工艺设计规则和工艺参数进行设计,版图面积为100μm×80μm。整个电路在5V单电源供电条件下进行具有8位精度的电压比较工作,在以最大采样频率(200MHz)工作时,功耗仅为1. 展开更多
关键词 模/数转换器 比较器 cmos 锁存器 放大器
下载PDF
基于CMOS工艺的中小规模数字集成电路设计浅析 被引量:1
11
作者 孙玲 陈海进 《南通工学院学报(自然科学版)》 2004年第1期70-72,共3页
CMOS工艺作为一种超大规模集成电路工艺已成为数字集成电路设计的首选工艺。与大规模数字系统设计不同的是,为了减少版图面积,节约成本,中小规模数字集成电路常采用晶体管级电路仿真和手工布局布线的设计方法。文章探讨了利用CMOS互补... CMOS工艺作为一种超大规模集成电路工艺已成为数字集成电路设计的首选工艺。与大规模数字系统设计不同的是,为了减少版图面积,节约成本,中小规模数字集成电路常采用晶体管级电路仿真和手工布局布线的设计方法。文章探讨了利用CMOS互补逻辑设计中小规模数字集成电路的电路结构化简方法,介绍了设计数字集成电路版图布局布线的几点体会。 展开更多
关键词 cmos工艺 中小规模数字集成电路 电路设计 硅集成电路 cmos互补逻辑 版图
下载PDF
Design theory of digital circuits at switch level
12
作者 吴训威 F.Prosser 《Science China(Technological Sciences)》 SCIE EI CAS 1996年第4期424-434,共11页
By analysing problems in the traditional design theory of digital circuits it is proposed that both switching variable and signal variable should be adopted for describing the switching state of internal elements and ... By analysing problems in the traditional design theory of digital circuits it is proposed that both switching variable and signal variable should be adopted for describing the switching state of internal elements and signal in digital circuits respectively.Based on the above viewpoint the switch-signal theory is established.According to the working principle in CMOS circuits,the related design technique at switch level is developed.By using the practical design examples it is shown that the circuits designed at switch level have simpler structures than their counterparts designed at the traditional gate level since the switch transistors are used as construction units in designs. 展开更多
关键词 digital circuit SWITCHING THEORY switch-level design cmos circuit.
原文传递
数字电路启动自复零脉冲产生电路及其版图的设计 被引量:1
13
作者 刘三清 应建华 秦祖新 《微电子学》 CAS CSCD 1992年第2期45-48,61,共5页
在铝栅CMOS数字电路中,采用一个低跨导pMOS管和一个低跨导nMOS管及两个专门设计的大电容和两级普通倒相器,可构成一个自复零电路。在芯片电源接通时,该电路产生一个具有一定持续时间的脉冲,使芯片所有应复零的电路复位。本文对这种电路... 在铝栅CMOS数字电路中,采用一个低跨导pMOS管和一个低跨导nMOS管及两个专门设计的大电容和两级普通倒相器,可构成一个自复零电路。在芯片电源接通时,该电路产生一个具有一定持续时间的脉冲,使芯片所有应复零的电路复位。本文对这种电路进行了电路设计分析和版图设计分析,并给出了该电路元件的设计尺寸。 展开更多
关键词 cmos 数字电路 自复零电路 版图
下载PDF
基于伏安特性方程的CMOS数字电路电压传输特性研究 被引量:1
14
作者 陆建恩 《数字技术与应用》 2020年第1期90-93,共4页
本文从MOS晶体管的伏安特性方程出发,以CMOS反相器为例,以有别于传统定性或者半定量的分析方法,详细研究了CMOS电路的电压传输特性,并以分段函数的形式给出了该传输特性曲线的函数表达式,其数值模拟结果与实际测量结果相当吻合。
关键词 集成电路 cmos数字电路 电压传输特性
下载PDF
三值BiCMOS电路
15
作者 陈偕雄 金忠鹤 《杭州大学学报(自然科学版)》 CSCD 1998年第4期41-47,共7页
本文在分析二值BiCMOS电路及“开关信号理论”的基础上,用开关级设计方法提出了新的三值BiCMOS电路.与CMOS三值电路相比,新的电路的驱动能力明显要强得多。
关键词 开关理论 BIcmos电路 cmos电路 集成电路
下载PDF
CMOS掉电保护电路
16
作者 齐家月 《微电子学》 CAS CSCD 1996年第1期20-23,共4页
介绍了一种提高单片机运行可靠性的片内掉电保护电路,该电路可以检测电源电压的降低状况,并按规定的要求在电源电压降至下限阈值时启动内部复位产生器,从而复位CPU并保证使其处于复位状态直至电源电压恢复正常。该CMOS掉电保... 介绍了一种提高单片机运行可靠性的片内掉电保护电路,该电路可以检测电源电压的降低状况,并按规定的要求在电源电压降至下限阈值时启动内部复位产生器,从而复位CPU并保证使其处于复位状态直至电源电压恢复正常。该CMOS掉电保护电路由取样电阻、1.2V参考电压源和CMOS电压比较器组成,并结合片内复位逻辑完成掉电保护功能。 展开更多
关键词 数字集成电路 cmos电路 掉电保护电路
下载PDF
音乐计时芯片乐音组合用分频器的设计
17
作者 应建华 李乃平 《微电子学》 CAS CSCD 1993年第5期27-31,共5页
介绍铝栅CMOS高频音乐计时芯片中乐音组合用分频器的设计,电路具有频率高和负载能力强的特点,各级门延迟时间的分配和设计是关键。同时介绍了该分频器各级门的动态特性以及内部用三态门控制结构的优点,给出了平均延迟时间的设计结果,该... 介绍铝栅CMOS高频音乐计时芯片中乐音组合用分频器的设计,电路具有频率高和负载能力强的特点,各级门延迟时间的分配和设计是关键。同时介绍了该分频器各级门的动态特性以及内部用三态门控制结构的优点,给出了平均延迟时间的设计结果,该设计已应用于高频时钟芯片的大批量生产中。 展开更多
关键词 cmos 数字电路 分频器 时钟电路
下载PDF
地震专用数字钟的研制及试运行结果
18
作者 方国红 雷晨 +2 位作者 孙艺玫 刘一萌 刘浩 《东北地震研究》 2009年第3期76-80,共5页
本文详细介绍了地震专用数字钟的研制及试运行结果,阐述了数字钟的工作原理,使用方法等,对指导台站使用数字钟具有帮助作用。
关键词 数字钟 cmos电路
下载PDF
CMOSIC监测仪的研制
19
作者 孙悦 王大元 李娟 《实验室研究与探索》 CAS 2004年第8期46-49,共4页
利用CMOS数字集成电路研制出一种专用物品监测仪器。该仪器具有结构简单,性能稳定,可靠性高,功耗低,和使用方便等特点,非常适于在超级市场,大型书店和图情机构中推广使用。将数字集成电路用于模拟信号的处理方法对从事电子仪器仪表开发... 利用CMOS数字集成电路研制出一种专用物品监测仪器。该仪器具有结构简单,性能稳定,可靠性高,功耗低,和使用方便等特点,非常适于在超级市场,大型书店和图情机构中推广使用。将数字集成电路用于模拟信号的处理方法对从事电子仪器仪表开发、维护的技术人员也具有一定的参考价值。 展开更多
关键词 cmos数字集成电路 模拟电路 监测仪
下载PDF
低压CMOS模拟与数字混合ASIC——瓦斯报警电路设计与制造
20
作者 潘思省 《微电子学》 CAS CSCD 1992年第4期28-30,共3页
本文介绍一种单电源电压小于3V的低压CMOS模拟与数字混合ASIC——瓦斯报警电路的设计,并给出制造工艺的主要数据。本电路根据我厂的现有设备和工艺,采用正向设计,一次流片即获成功,批量生产重复性好。模拟线路的技术指标和数字线路的功... 本文介绍一种单电源电压小于3V的低压CMOS模拟与数字混合ASIC——瓦斯报警电路的设计,并给出制造工艺的主要数据。本电路根据我厂的现有设备和工艺,采用正向设计,一次流片即获成功,批量生产重复性好。模拟线路的技术指标和数字线路的功能均达到预期的使用要求,3V工作时的驱动电流可达15mA。 展开更多
关键词 ASIC 电路设计 CAD 瓦斯 报警电路
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部