期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
基于全局距离最优的抗污染极短纠错码设计
1
作者 刘坚强 屈也频 吕余海 《计算机应用》 CSCD 北大核心 2023年第2期630-635,共6页
针对现有二维码在复杂环境中抗污染能力弱、解码速度慢的问题,提出了一种基于全局距离最优的抗污染极短纠错码。首先,构建了表征污染环境的凹凸多边形数学模型;然后,设计了采用3个编码点表示一个目标数据位的极短纠错码;最后,设计了在... 针对现有二维码在复杂环境中抗污染能力弱、解码速度慢的问题,提出了一种基于全局距离最优的抗污染极短纠错码。首先,构建了表征污染环境的凹凸多边形数学模型;然后,设计了采用3个编码点表示一个目标数据位的极短纠错码;最后,设计了在有限约束域内全局距离最优的编码点的编排方法,并给出了对应的解码算法。对极短纠错码的抗污染能力和识别速度进行了仿真评估,并与经典的BCH码进行了对比。结果表明,当目标数据长度为18、编码点数为63时,极短纠错码在同等污染环境中识别准确率接近BCH码,而解码速度是BCH码的130倍。所提编码还具有结构简洁明确、编码点数适应能力强、易于标准化推广应用等显著优点。 展开更多
关键词 纠错码 抗污染 污染模型 最优距离 bch 二维码
下载PDF
一种适用于高速无源光网络的前向纠错码 被引量:1
2
作者 张亮 王志功 胡庆生 《光通信技术》 CSCD 北大核心 2008年第6期47-50,共4页
分析了无源光网络(PON)系统对前向纠错(FEC)的要求,并对现有FEC码型的纠错性能、冗余度和实现复杂度进行了分析比较,提出了一种适用于无源光网络的RS(255,239)+BCH(1108,1020)级联码方案。仿真结果表明该码在编码增益、冗余度等方面具... 分析了无源光网络(PON)系统对前向纠错(FEC)的要求,并对现有FEC码型的纠错性能、冗余度和实现复杂度进行了分析比较,提出了一种适用于无源光网络的RS(255,239)+BCH(1108,1020)级联码方案。仿真结果表明该码在编码增益、冗余度等方面具有较大的优势,且硬件实现简单,可作为下一代高速无源光网络中前向纠错码的候选码型。 展开更多
关键词 PON FEC 级联码 RS码 bch
下载PDF
A BCH error correction scheme applied to FPGA with embedded memory
3
作者 Yang LIU Jie LI +3 位作者 Han WANG Debiao ZHANG Kaiqiang FENG Jinqiang LI 《Frontiers of Information Technology & Electronic Engineering》 SCIE EI CSCD 2021年第8期1127-1139,共13页
Given the potential for bit flipping of data on a memory medium,a high-speed parallel Bose-Chaudhuri-Hocquenghem(BCH)error correction scheme with modular characteristics,combining logic implementation and a look-up ta... Given the potential for bit flipping of data on a memory medium,a high-speed parallel Bose-Chaudhuri-Hocquenghem(BCH)error correction scheme with modular characteristics,combining logic implementation and a look-up table,is proposed.It is suitable for data error correction on a modern field programmable gate array full with on-chip embedded memories.We elaborate on the optimization method for each part of the system and analyze the realization process of this scheme in the case of the BCH code with an information bit length of 1024 bits and a code length of 1068 bits that corrects the 4-bit error. 展开更多
关键词 Error correction algorithm bose-chaudhuri-hocquenghem(bch)code Field programmable gate array(FPGA) NAND flash
原文传递
缩短BCH码的快速编译码方法和硬件优化设计 被引量:2
4
作者 张多利 姚永彤 +1 位作者 宋宇鲲 杜高明 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2019年第12期1655-1660,共6页
文章提出一种缩短Bose-Chaudhuri-Hocquenghem(BCH)码的快速编译码方法,编码过程的计算量为(k-i)(n-k),当i较小时,总计算量为O(nk-k^2),译码过程矩阵复用编码过程矩阵,计算量为0;研究了基准错误图样与码字错误位置对应关系的规律,并从... 文章提出一种缩短Bose-Chaudhuri-Hocquenghem(BCH)码的快速编译码方法,编码过程的计算量为(k-i)(n-k),当i较小时,总计算量为O(nk-k^2),译码过程矩阵复用编码过程矩阵,计算量为0;研究了基准错误图样与码字错误位置对应关系的规律,并从减少错误图样和减少纠错电路的角度,对缩短BCH码的硬件实现进行优化;设计缩短BCH码(36,24,5),该方法在编码过程减少91%的矩阵计算量,减少66.7%的元素个数,译码过程完全省略元素计算过程,错误图样码向量减少11.8%,纠错电路减少51.4%。 展开更多
关键词 缩短bch 伴随式 快速编译码 错误图样 汉明重量
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部