期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
双频双模导航基带芯片的静态时序分析 被引量:4
1
作者 常江 张晓林 苏琳琳 《微电子学》 CAS CSCD 北大核心 2011年第3期350-353,358,共5页
针对一款双频双模导航基带芯片的ASIC设计,提出一种多异步时钟域的时序约束设计方法,并通过设置虚假路径、多周期路径和修正建立保持时间违例的方法,优化了时序。最终使芯片满足系统时序要求,通过了静态时序验证,为芯片流片提供了可靠... 针对一款双频双模导航基带芯片的ASIC设计,提出一种多异步时钟域的时序约束设计方法,并通过设置虚假路径、多周期路径和修正建立保持时间违例的方法,优化了时序。最终使芯片满足系统时序要求,通过了静态时序验证,为芯片流片提供了可靠保证。 展开更多
关键词 双频双模 基带芯片 静态时序验证 时序优化
下载PDF
数字音频广播基带解码芯片后端设计中的时序收敛方案
2
作者 王国裕 李良威 +1 位作者 陆明莹 张红升 《电子质量》 2012年第2期5-7,10,共4页
在数字集成电路设计中,时序收敛是保证芯片性能的关键,但随着集成电路制造工艺的不断发展,芯片规模不断增加,结构日趋复杂,时序收敛的难度也逐渐加大。该文针对数字音频广播基带解码芯片的后端设计,分析了造成时序违例的原因,并在综合... 在数字集成电路设计中,时序收敛是保证芯片性能的关键,但随着集成电路制造工艺的不断发展,芯片规模不断增加,结构日趋复杂,时序收敛的难度也逐渐加大。该文针对数字音频广播基带解码芯片的后端设计,分析了造成时序违例的原因,并在综合、布图规划、布局等阶段提出了对应的时序收敛策略,最终使芯片满足了系统的时序要求。 展开更多
关键词 后端设计 基带芯片 时序收敛 时序违例 数字音频广播
下载PDF
Energy Estimation and Optimization Platform for 4G and the Future Base Station System Early-Stage Design
3
作者 Wei Wang Dake Liu +1 位作者 Ying Zhang Chen Gong 《China Communications》 SCIE CSCD 2017年第4期47-64,共18页
There are already several power models to estimate the power consumption of base stations at system level. However, there is so far no model that can predict power consumption of the future base station designs based ... There are already several power models to estimate the power consumption of base stations at system level. However, there is so far no model that can predict power consumption of the future base station designs based on algorithms and hardware selections with insufficient physical information. We present such an energy model for typical base stations. This model can help designers in estimating, evaluating and optimizing energy/power consumption of candidate designs in early design stages. The proposed model is verified by an LTE extreme scenario. The estimated results show that digital front-end, channel equalization and channel decoding are three major power greedy modules(consuming 39.4%, 16.3%, 13.4%) in a digital baseband subsystem. The power estimation error of the proposed power amplifier(PA) power model is 3.5%(macro cell). The major contribution of this paper is that the proposed models can rapidly estimate energy/power consumption of 4G and the future base stations(such as 5G) in early design stages with well acceptable precision, even without sufficient implementation information. 展开更多
关键词 system level energy modeling high level energy optimization base stations baseband ic
下载PDF
数字音频广播基带解码芯片的可测试性设计
4
作者 张红升 王国裕 陆明莹 《微电子学》 CAS CSCD 北大核心 2014年第2期269-272,共4页
介绍了一款数字音频广播基带解码芯片的可测试性设计,主要包括扫描测试(Scan Test)、存储器内建自测试(BIST)和电流测试。为了提高测试可靠性和芯片良品率,在扫描测试中,采用分级时钟树综合方法;在存储器测试中,采用分等级、分区域的RA... 介绍了一款数字音频广播基带解码芯片的可测试性设计,主要包括扫描测试(Scan Test)、存储器内建自测试(BIST)和电流测试。为了提高测试可靠性和芯片良品率,在扫描测试中,采用分级时钟树综合方法;在存储器测试中,采用分等级、分区域的RAM测试策略。为了降低设计复杂度,将所有测试结果都直接与芯片IO复用,并采用封装后再测试的方法,以降低测试成本。最终使用12条扫描链,扫描测试的覆盖率为96.2%。芯片量产后的测试结果表明,经过检测后的芯片在产品应用中全部工作正常,证明了可测试性设计的有效性。 展开更多
关键词 基带解码芯片 可测试性设计 扫描测试 内建自测试
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部