-
题名无线通信中的低功耗维特比译码器设计
被引量：2
- 1
-
-
作者
朱坤顺
杨红官
樊晓华
乔树山
-
机构
湖南大学物理与微电子科学学院
中国科学院微电子研究所
-
出处
《计算机工程》
CAS
CSCD
2014年第10期114-117,共4页
-
基金
湖南省科技计划基金资助项目(2012GK3151)
-
文摘
针对无线通信中低功耗维特比译码器设计结构复杂的问题,提出一种四级流水串并结合的(2,1,9)低功耗维特比译码器。该译码器采用改进的加-比-选(ACS)单元,以降低硬件复杂度,在提高时钟运行速率的基础上减少运行功耗。幸存路径存储单元采用改进的路径相消方法,减少译码器的输出延迟,提高译码效率。性能分析结果表明,基于TSMC 0.18μm CMOS逻辑工艺,在1.62V,125℃操作环境下,该译码器数据最大速度为50MHz,自动布局布线后的译码器芯片面积约为0.212mm2,功耗约为23.9mW。
-
关键词
维特比译码器
低功耗
加-比-选
路径度量存储
路径相消
幸存路径
-
Keywords
Viterbi decoder
low power
add-compare-select （ acs ）
path metric memory
path mutual eliminating
survivor path
-
分类号
TH166
[机械工程—机械制造及自动化]
-
-
题名结构优化的维特比译码器的实现方案
被引量：2
- 2
-
-
作者
黄增先
王进华
-
机构
福州大学电气工程与自动化学院
-
出处
《微型机与应用》
2017年第5期60-64,共5页
-
文摘
针对维特比译码器译码过程中速度制约的问题,设计了一种结构优化的维特比译码器。该结构通过蝶形单元的直通互连,使得在状态转移过程中不需要对路径度量值进行大范围存储,简化了路径度量值的存储与读取逻辑。并且可以根据不同的应用要求灵活配置蝶形处理单元的复用次数。最后,结合FPGA平台,利用Verilog硬件描述语言和Vivado软件对译码器进行设计与实现。综合实现结果表明,该译码器占用1 564个LUT单元,能够在100 MHz系统时钟下进行有效译码。
-
关键词
维特比
回溯
蝶形单元
加比选
状态转移因子
FPGA
-
Keywords
Viterbi
trace-back
butterfly unit
add-compare-select（acs）
state transfer factor
FPGA
-
分类号
TN919
[电子电信—通信与信息系统]
-
