AMBA总线新一代标准AXI分析和应用 被引量：10

1

作者 蒋周良 权进国 林孝康 《微计算机信息》 北大核心 2006年第10Z期275-277,共3页

随着多核、多级内存及众多外设的SoC设计的复杂化,急需一种性能更好、更加灵活的片上互连总线体系结构。AXI是ARM新推出的新一代AMBA片上总线,AXI的一序列新特点满足了高性能、高带宽、高速度的现代SoC设计的要求。本文介绍了AXI的新特... 随着多核、多级内存及众多外设的SoC设计的复杂化,急需一种性能更好、更加灵活的片上互连总线体系结构。AXI是ARM新推出的新一代AMBA片上总线,AXI的一序列新特点满足了高性能、高带宽、高速度的现代SoC设计的要求。本文介绍了AXI的新特性,并和旧一代总线标准AHB性能做了详细的比较,同时给出了AXI的典型应用。 展开更多

关键词 片上总线 axi AMBA ARM 片上系统

下载PDF 职称材料

基于Zynq-7000的毫米波雷达数据采集系统设计 被引量：8

2

作者 林云 张祥 +1 位作者 黄跃 陈国平 《电子测量技术》 北大核心 2021年第19期134-138,共5页

针对当下毫米波雷达数据采集的不便性,提出一种基于Zynq-7000的毫米波雷达数据采集系统的方案。该系统搭载AXI4总线在处理系统(PS)端向雷达设备发送雷达参数指令,使雷达设备能够正常的上电启动。雷达数据通过自定义UART模块接收后随即... 针对当下毫米波雷达数据采集的不便性,提出一种基于Zynq-7000的毫米波雷达数据采集系统的方案。该系统搭载AXI4总线在处理系统(PS)端向雷达设备发送雷达参数指令,使雷达设备能够正常的上电启动。雷达数据通过自定义UART模块接收后随即进行数据同步处理保留有效数据,同时将有效数据转化为AXI-Stream数据流进入DMA的S2MM端口,最终通过硬核上的AHB端口将数据刷入DDR中。此方案脱离了电脑(PC)直接将雷达有效数据缓存入ZYNQ的DDR中,有效地解决了现有采集系统成本高,功能单一的问题。为手势识别,泊车辅助以及无人机避障提供了一套小成本的数据采集系统。 展开更多

关键词 ZYNQ 毫米波雷达 数据采集 axi总线 DMA axi-Stream数据流 DDR存储

下载PDF 职称材料

基于AXI总线串行RapidIO端点控制器的FPGA实现 被引量：8

3

作者 陈宏铭 李蕾 +3 位作者 姚益武 张巍 程玉华 安辉耀 《北京大学学报（自然科学版）》 EI CAS CSCD 北大核心 2014年第4期697-703,共7页

针对现代高性能嵌入式系统高速串行RapidIO(SRIO)信号接入的应用需求,提出一种基于AXI总线的SRIO端点控制器IP核设计方案。以XC5VLX220-FF1760现场可编程门阵列芯片为目标器件,利用硬件设计实现SRIO接口电路。该方案采用合理的硬件结构... 针对现代高性能嵌入式系统高速串行RapidIO(SRIO)信号接入的应用需求,提出一种基于AXI总线的SRIO端点控制器IP核设计方案。以XC5VLX220-FF1760现场可编程门阵列芯片为目标器件,利用硬件设计实现SRIO接口电路。该方案采用合理的硬件结构,能够提高信息采集和输出的时效性。此外,AXI总线能够使SRIO端点控制器IP核更方便地集成到SoC芯片中,可以在片内提供更高的数据传输带宽。利用SRIO协议实现的FPGA内置多DSP IP核,读写操作速率能稳定地达到每通道3.125 Gb/s,表明所提出的IP具有高性能。 展开更多

关键词 串行RAPIDIO axi总线 PIPE IP核

下载PDF 职称材料

基于FPGA的图像双边滤波器系统设计 被引量：8

4

作者 严飞 陈佳宇 +2 位作者 张华西 刘银萍 刘佳 《仪表技术与传感器》 CSCD 北大核心 2022年第6期99-104,共6页

在对图像去噪的实时性与质量要求日益提高的背景下,该设计根据双边滤波算法的原理,将双边滤波空域核与值域核部分计算方法进行优化,设计了基于FPGA的图像双边滤波器处理系统。该系统利用上位机对FPGA端发送图像数据,FPGA将接收的图像数... 在对图像去噪的实时性与质量要求日益提高的背景下,该设计根据双边滤波算法的原理,将双边滤波空域核与值域核部分计算方法进行优化,设计了基于FPGA的图像双边滤波器处理系统。该系统利用上位机对FPGA端发送图像数据,FPGA将接收的图像数据经预处理之后对图像进行双边滤波处理,最后将处理完的图像数据按照视频格式采用HDMI接口输出到显示屏上。在对双边滤波模块接口设计时引入AXI总线,使用纯Verilog语言及参数化编程,模块可移植性强。从实验结果可以看出:系统对800×600分辨率噪声图像进行处理,耗时13 ms,处理过后图像的PSNR提高了3.75,SSIM提高了0.22,功耗仅1.3 W。 展开更多

关键词 FPGA加速 图像去噪 双边滤波 图像实时处理 高斯滤波 axi总线

下载PDF 职称材料

基于Zynq的PMSM驱动控制系统设计 被引量：8

5

作者 牛盼情 康翔宇 何顶新 《单片机与嵌入式系统应用》 2015年第5期65-68,共4页

本文介绍了基于ZynqSoC的PMSM驱动控制系统,该控制系统使用ARM和FPGA相结合的形式实现了高性能、高集成度的控制算法。本系统中FPGA部分实现了计算并行度高、计算性能要求高的PMSM电流环矢量控制算法,ARM部分实现了可移植性强、算法种... 本文介绍了基于ZynqSoC的PMSM驱动控制系统,该控制系统使用ARM和FPGA相结合的形式实现了高性能、高集成度的控制算法。本系统中FPGA部分实现了计算并行度高、计算性能要求高的PMSM电流环矢量控制算法,ARM部分实现了可移植性强、算法种类多的速度控制算法、位置控制算法等。实验结果表明,该系统具备高性能和可扩展性,能够方便地应用到不同的实际项目中。 展开更多

关键词 XC7Z020-CLG484 Zynq SOC axi总线 PMSM 矢量控制

下载PDF 职称材料

基于SoC FPGA的CNC齿轮测量中心控制器设计 被引量：6

6

作者 马盼盼 王建华 +1 位作者 杜虎兵 梁雯 《工具技术》 2020年第1期103-106,共4页

设计了一种基于Altera SoC的CNC齿轮测量中心控制器。该控制器通过以太网与计算机通信,内部的HPS与FPGA通过AXI总线通信。利用Qsys工具设计HPS与FPGA通信的命令解析组件,实现HPS与A/D控制模块、光栅计数模块、电机驱动模块通讯。设计HP... 设计了一种基于Altera SoC的CNC齿轮测量中心控制器。该控制器通过以太网与计算机通信,内部的HPS与FPGA通过AXI总线通信。利用Qsys工具设计HPS与FPGA通信的命令解析组件,实现HPS与A/D控制模块、光栅计数模块、电机驱动模块通讯。设计HPS测试程序并进行测试,结果表明:基于SoC的控制器采样速度约为CAMAC控制器的10倍。 展开更多

关键词 HPS FPGA Qsys 命令解析组件 axi总线 DDA

下载PDF 职称材料

基于Zynq的麦克风阵列同步高速采集系统设计 被引量：6

7

作者 金恒康 张一闻 《电子科技》 2019年第7期28-32,共5页

高速同步采样处理是麦克风阵列系统的基础。针对传统音频采集系统采集速率低、成本高、体积大及便携性差的问题,文中基于XilinxZynq-7000系列可扩展平台,设计了一款麦克风阵列同步高速采集系统。该系统采用FPGA+ARM软硬件协同的工作方式... 高速同步采样处理是麦克风阵列系统的基础。针对传统音频采集系统采集速率低、成本高、体积大及便携性差的问题,文中基于XilinxZynq-7000系列可扩展平台,设计了一款麦克风阵列同步高速采集系统。该系统采用FPGA+ARM软硬件协同的工作方式,通过AXI总线实现数据互通。由FPGA中模拟音频传输接口协议与系统的操作控制;在ARM上移植Linux操作系统,用千兆网口和高速SD卡两种方式对数据进行传输保存;利用Xilinx-Vivado套件设计制作系统。实验结果表明,该系统最高支持采样率为96kHz的16路同步采集,整体重量为1.67kg,续航约5小时,填补了千元级小型音频阵列采集空白。 展开更多

关键词 ZYNQ-7000 高速采集 阵列信号 axi总线 LINUX 数据存储

下载PDF 职称材料

一种低功耗高效率的双向AXI2AHB总线桥设计与实现 被引量：4

8

作者 焦龙涛 高欣 《无线电通信技术》 2017年第2期78-82,共5页

为了方便不同IP(intellectual property)核之间通信,针对广泛使用的AXI与AHB这2种总线,提出了一种低功耗高效率的双向AXI2AHB总线桥的设计与实现方法。介绍了这2种总线协议的特点,阐述了AXI2AHB总线桥的设计结构和实现方法,并采用多事... 为了方便不同IP(intellectual property)核之间通信,针对广泛使用的AXI与AHB这2种总线,提出了一种低功耗高效率的双向AXI2AHB总线桥的设计与实现方法。介绍了这2种总线协议的特点,阐述了AXI2AHB总线桥的设计结构和实现方法,并采用多事务处理、写数据预读策略以及低功耗优化技术。使用Verilog语言在modelsim工具下进行了验证,仿真结果表明该总线桥能较大提高So C芯片的系统带宽利用率并降低芯片产生的功耗。 展开更多

关键词 axi总线 AHB总线 总线桥 双向 低功耗

下载PDF 职称材料

基于ZYNQ的视频处理平台框架设计 被引量：5

9

作者 万垚 周咏 《成都信息工程大学学报》 2021年第1期62-67,共6页

随着机器视觉的发展,针对目前的嵌入式设备对视频数据采集速度慢、分辨率低以及实时性不高的问题,提出一种基于Xilinx ZYNQ芯片的实时视频采集系统,该芯片采用ARM+FPGA的异构设计,利用该特性搭建软硬件协同设计的视频处理平台。FPGA端... 随着机器视觉的发展,针对目前的嵌入式设备对视频数据采集速度慢、分辨率低以及实时性不高的问题,提出一种基于Xilinx ZYNQ芯片的实时视频采集系统,该芯片采用ARM+FPGA的异构设计,利用该特性搭建软硬件协同设计的视频处理平台。FPGA端实现图像的预处理,ARM端实现对外设的配置,图像传输则利用AXI总线通过HP端口将数据高速存储到DDR中,最后利用HDMI端口对视频进行显示。通过利用FPGA的并行性和芯片中的高性能总线在保证系统低功耗的同时相比于一般的嵌入式设备具有更快的处理速度和更大的带宽以及实时性。为分布式部署监控系统以及实现更复杂的图像处理算法提供可靠稳定的平台。 展开更多

关键词 通信集成电路 嵌入式系统 SPI IMX222 ZYNQ axi总线 FIFO

下载PDF 职称材料

基于NAND Flash的存储设备设计与实现 被引量：4

10

作者 潘旭明 刘嵩岩 +2 位作者 齐可心 吴尚儒 陈婷 《无线电通信技术》 2017年第4期91-95,共5页

Flash是目前最火的存储介质,具有传输速度快、功耗小、无噪音等优点。但用于存储设备时常因片上总线的局限而性能低下。针对因总线限制Flash性能发挥的问题,设计了一种基于AXI总线的NAND Flash存储设备,所设计的存储设备具有多通道传输... Flash是目前最火的存储介质,具有传输速度快、功耗小、无噪音等优点。但用于存储设备时常因片上总线的局限而性能低下。针对因总线限制Flash性能发挥的问题,设计了一种基于AXI总线的NAND Flash存储设备,所设计的存储设备具有多通道传输、流水线操作、ECC校验,以及RAID5架构存储等功能。设计分析与测试结果表明,设计的基于NAND Flash存储系统传输速度更快,系统更稳定,同时增强了存储数据的可靠性为NAND Flash存储设备的研究提供了一个新的解决方案。 展开更多

关键词 axi总线 SSD存储 DMA NAND FLASH

下载PDF 职称材料

基于交点队列型Crossbar的多层AXI总线设计 被引量：2

11

作者 胡春林 王镇 +2 位作者 王申卓 汪健 徐大诚 《电子技术应用》 北大核心 2017年第3期29-32,共4页

AXI总线内部传统的核间通信结构对处理器核之间的通信存在多方面的限制,已难以满足多核SoC(System on Chip)日益发展的性能需求。提出以交点队列(Crosspiont-Queued,CQ)型Crossbar代替传统的核间通信结构,设计一种多层AXI总线。通过Simu... AXI总线内部传统的核间通信结构对处理器核之间的通信存在多方面的限制,已难以满足多核SoC(System on Chip)日益发展的性能需求。提出以交点队列(Crosspiont-Queued,CQ)型Crossbar代替传统的核间通信结构,设计一种多层AXI总线。通过Simulink工具对交点队列型核间通信结构进行建模与仿真,确定其交点缓存的最佳深度。并结合VCS仿真工具对所设计的RTL代码进行了全方面的仿真,结果表明,所设计的通信架构能够完整地实现读写功能。 展开更多

关键词 axi总线 多核SoC 交点队列 多层总线

下载PDF 职称材料

基于Zynq平台的便携式示波器Linux启动 被引量：3

12

作者 姚洪奎 颜雁军 +3 位作者 陈凯 张硕 许波 赵佳 《电子测量技术》 2020年第9期182-188,共7页

基于便携式示波器的功耗体积等问题,提出一种运用于便携式示波器上的Zynq+Linux方案。在基于Zynq系列芯片XC7Z020clg484的便携式示波器平台(ZynqDSO)上设计实现了Linux系统启动。介绍了Zynq芯片启动Linux的开发流程,以及Zynq芯片内部PS... 基于便携式示波器的功耗体积等问题,提出一种运用于便携式示波器上的Zynq+Linux方案。在基于Zynq系列芯片XC7Z020clg484的便携式示波器平台(ZynqDSO)上设计实现了Linux系统启动。介绍了Zynq芯片启动Linux的开发流程,以及Zynq芯片内部PS端(处理器系统)和PL端(可编程逻辑)的AXI接口。详细说明了利用Petalinux工具配置裁剪所需的Linux系统的流程,以及PS端和PL端代码开发。最后成功在ZynqDSO上完成Linux启动并实现示波器功能。相较于以前的FPGA+ARM方案,Zynq+Linux方案减少了数据传输DMA等待时间和处理死区时间,DMA传输的速度达到144 MiB/s,同时ZynqDSO的体积和功耗都比市面上同等性能的便携式示波器要小20%左右。 展开更多

关键词 Zynq LINUX 便携式示波器 Petalinux axi总线

下载PDF 职称材料

AXI标准协议在微型机载采集设备中的应用 被引量：3

13

作者 范秋香 吴琼之 +1 位作者 孙宁霄 金兆健 《电子设计工程》 2014年第3期62-65,共4页

本文介绍了AXI片内总线协议规范,指出了其高性能、高带宽、低延迟的特点。针对微型机载采集设备中FPGA设计的难点,本文提出了采用AXI标准总线协议作为采集系统FPGA控制逻辑的结构框架,使得整个采集系统的软件架构具有高度规范性和灵活性... 本文介绍了AXI片内总线协议规范,指出了其高性能、高带宽、低延迟的特点。针对微型机载采集设备中FPGA设计的难点,本文提出了采用AXI标准总线协议作为采集系统FPGA控制逻辑的结构框架,使得整个采集系统的软件架构具有高度规范性和灵活性,同时兼顾了较高的性能需求,并取得了较好的实用效果。 展开更多

关键词 axi协议 片上总线 采集系统 FPGA

下载PDF 职称材料

优化的ARM总线AXI-AHB-APB架构 被引量：3

14

作者 李剑 《电子科学技术》 2014年第1期7-12,共6页

本文主要介绍了一种总线设计架构:综合考虑SOC芯片设计的前、后端需求,从芯片的物理实现角度倒推,建议在芯片架构设计时如何拆分、以及重新构建ARM总线间(AXI-AHB-APB)的关系。该架构兼顾了前端架构实现,后端物理实现,以及满足项目组的... 本文主要介绍了一种总线设计架构:综合考虑SOC芯片设计的前、后端需求,从芯片的物理实现角度倒推,建议在芯片架构设计时如何拆分、以及重新构建ARM总线间(AXI-AHB-APB)的关系。该架构兼顾了前端架构实现,后端物理实现,以及满足项目组的更高的timing、更低的功耗、更小的芯片面积,和最短的设计周期的苛刻需求。 展开更多

关键词 ARM 总线 架构 axi AHB APB 子模块 时序 频率 功耗 congestion 时钟综合(CTS)

下载PDF 职称材料

基于ZYNQ的远程图像采集系统设计 被引量：2

15

作者 李庆春 李祺 +1 位作者 刘彦君 赵越 《计算机测量与控制》 2022年第10期174-180,共7页

针对传统图像采集系统远程图像传输延时长和数据丢失的缺点,设计了一种基于ZYNQ芯片开发的实时视频采集与图像传输系统;系统具有两个采集通道,模拟视频信号通过BNC(bayonet neill-concelman)信号线接入设备并经过ADC(analog-to-digital ... 针对传统图像采集系统远程图像传输延时长和数据丢失的缺点,设计了一种基于ZYNQ芯片开发的实时视频采集与图像传输系统;系统具有两个采集通道,模拟视频信号通过BNC(bayonet neill-concelman)信号线接入设备并经过ADC(analog-to-digital converter)完成信号的数字化;利用主控芯片内部的FPGA资源部署并行处理单元完成对数字化图像数据的低时延处理;通过驱动片内AXI(advanced eXtensible interface)总线以DMA(direct memory access)的方式将数据传输至DDR3存储器中;利用芯片内部的双核ARM Cortex-A9处理器高性能,在采集设备上移植嵌入式Linux系统,搭建Gstreamer流媒体应用服务器端,实现整个采集系统复杂任务调度和图像数据远程网络传输;与传统单ARM或DSP处理器的图像采集系统相比,该系统具有FPGA的并行处理能力和高带宽的内部互联总线的优势,提高了图像数据处理速度,降低了图像数据由采集端到存储器的传输延时,提供了稳定远程图像传输功能,经实验测试该系统实现了每秒25帧的视频信号输出,与前端ADC的采集速率保持一致,整个采集展示的过程中视频画面连续且稳定。 展开更多

关键词 ZYNQ芯片 FPGA axi总线 LINUX系统 Gstreamer流媒体应用

下载PDF 职称材料

基于AXI总线高效能DDR3控制器IP软核的硬件实现 被引量：2

16

作者 陈宏铭 钟昌瑾 《中国集成电路》 2015年第12期38-42,64,共6页

DDR3 SDRAM是新一代的内存技术标准,也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本,随着越来越多的So C系统芯片中集成DDR3接口模块,设计一款匹配DDR3的内存控制器IP软核具有良好的应... DDR3 SDRAM是新一代的内存技术标准,也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本,随着越来越多的So C系统芯片中集成DDR3接口模块,设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上,设计出DDR3控制器IP软核的整体架构,并使用Verilog HDL语言完成DDR3控制器IP软核。在分析了40nm DDR3 PHY测试芯片的基本性能的基础上,设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台,针对设计的具体功能进行仿真验证,并在Xilinx XC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读/写操作控制。在EDA仿真环境下,DDR3控制器IP软核的总线利用率达到66.6%。 展开更多

关键词 DDR3内存 axi总线 JEDEC标准 XILINX FPGA

下载PDF 职称材料

一种AXI总线互联矩阵系统架构研究 被引量：1

17

作者 李岭 丁可 +1 位作者 关鹏辉 白雅杰 《中国集成电路》 2023年第12期71-75,85,共6页

为了实现SoC芯片多主从设备互联,本文设计了一种AXI(Advanced eXtensible Interface)总线互联矩阵系统架构。其主要特点:一是给出了接口配置、通道配置方法,实现AXI主从设备之间访问可灵活更改。二是给出的仲裁机制寄存器配置方法,可以... 为了实现SoC芯片多主从设备互联,本文设计了一种AXI(Advanced eXtensible Interface)总线互联矩阵系统架构。其主要特点:一是给出了接口配置、通道配置方法,实现AXI主从设备之间访问可灵活更改。二是给出的仲裁机制寄存器配置方法,可以灵活更改仲裁机制,相比现有硬化电路配置方式,为芯片流片后更改仲裁方式提供了途径。三是提出的通道级任务缓存方式,占用互联矩阵的存储资源小,效率更高,且精确到各通道,充分发挥AXI总线通道间独立性的优势。四是给出了读写操作的具体工作方法,读写操作的地址与数据传输独立仲裁、独立传输并可以进行通道级任务缓存,提高了读写操作传输效率,有效提升芯片性能。 展开更多

关键词 axi So C 可配置 总线互联矩阵

下载PDF 职称材料

基于ZYNQ的低成本汽车雷达信号处理架构 被引量：2

18

作者 朱思悦 朱海洋 +1 位作者 杨硕 张仲鑫 《电子设计工程》 2019年第4期79-83,共5页

毫米波雷达是ADAS和无人驾驶产业中的核心传感器之一。针对汽车行业对成本控制的要求,减少产品中的器件种类和数量,采用ZYNQ芯片自带的AXI总线模块和DDR控制模块来充分利用原有的DDR存储器,省去昂贵的SRAM存储器进行多通道二维FFT数据... 毫米波雷达是ADAS和无人驾驶产业中的核心传感器之一。针对汽车行业对成本控制的要求,减少产品中的器件种类和数量,采用ZYNQ芯片自带的AXI总线模块和DDR控制模块来充分利用原有的DDR存储器,省去昂贵的SRAM存储器进行多通道二维FFT数据传输和处理。通过实际产品应用证明该架构在512乘以128点二维数据储存上花费的时间为6.2 ms,在满足实时处理要求的同时,减少了一档核心器件,节约了近10%的硬件成本。证明了该构架可以大幅增加产品的产业化竞争力。 展开更多

关键词 毫米波雷达 ZYNQ DDR axi总线

下载PDF 职称材料

基于ZYNQ的全冗余高速箭地通信装置设计 被引量：2

19

作者 王有春 徐昕 +4 位作者 谢芳 平佳伟 韩雨桐 王晓林 向四桂 《计算机测量与控制》 2021年第7期213-217,222,共6页

针对新型低温燃料运载火箭箭体较长,箭地之间通信距离远且传输可靠性要求高的特点,采用ZYNQ架构研制了一套小型化的全冗余高速通信装置;该装置通过分体式结构设计实现了模块的可扩展性,通过FPGA实现了LVDS/422接口、链路层组帧拆帧、板... 针对新型低温燃料运载火箭箭体较长,箭地之间通信距离远且传输可靠性要求高的特点,采用ZYNQ架构研制了一套小型化的全冗余高速通信装置;该装置通过分体式结构设计实现了模块的可扩展性,通过FPGA实现了LVDS/422接口、链路层组帧拆帧、板上时序及逻辑控制,通过ARM实现了系统资源调度、数据存储、网络通信及双网口绑定,通过采用基于AXI总线的多DMA通道并行传输方式实现了高性能传输;与传统的箭地通信装置相比,这种装置不仅体积缩小到原来的1/4,成本降低为原来的1/3,通信速率提高了一倍,且可靠性更高。 展开更多

关键词 箭地通信 ARM+FPGA axi总线 多DMA并行传输 双网口绑定

下载PDF 职称材料

基于Zynq的JPEG图像压缩系统设计 被引量：1

20

作者 胡灿 樊旭 何顶新 《单片机与嵌入式系统应用》 2015年第7期34-37,共4页

介绍了基于Zynq平台实现的JPEG图像压缩系统。该系统利用Zynq片上AXI总线实现了ARM与FPGA核间高吞吐率的数据交互操作,并结合了ARM和FPGA在嵌入式系统开发中各自的优势,对软硬件功能的实现进行了明确的划分。通过具体的实验测试,本系统... 介绍了基于Zynq平台实现的JPEG图像压缩系统。该系统利用Zynq片上AXI总线实现了ARM与FPGA核间高吞吐率的数据交互操作,并结合了ARM和FPGA在嵌入式系统开发中各自的优势,对软硬件功能的实现进行了明确的划分。通过具体的实验测试,本系统的通用性及高效性得到了验证,并且该系统可方便地移植到不同的实际应用中。 展开更多

关键词 XC7Z020-CLG484 Zynq SOC axi总线 JPEG压缩

下载PDF 职称材料