针对如何充分利用空间特征来达到较高的高光谱图像分类精度的问题,提出了一种基于三维离散小波变换(3D-DWT)与随机补丁网络(RPNet)结合的高光谱图像的地物属性分类算法。在分类过程中,综合3D-DWT提取的特征和RPNet深度学习框架提取的特...针对如何充分利用空间特征来达到较高的高光谱图像分类精度的问题,提出了一种基于三维离散小波变换(3D-DWT)与随机补丁网络(RPNet)结合的高光谱图像的地物属性分类算法。在分类过程中,综合3D-DWT提取的特征和RPNet深度学习框架提取的特征,利用支持向量机(SVM)对特征向量进行分类。所提出的方法在Indian Pines和University of Pavia两个数据集上进行测试,结果表明该方法比现有方法有显著的分类性能的提高。展开更多
为了实现基于FPGA的CCSDS图像压缩算法,在提升小波变换结构的基础上,提出了一种改进的基于行的并行3级2-D整数9/7小波变换实现结构。结构充分利用流水线设计技术,对于每一级2-DDWT,结构包含2个行处理器同时处理2行数据,借助10个行缓存...为了实现基于FPGA的CCSDS图像压缩算法,在提升小波变换结构的基础上,提出了一种改进的基于行的并行3级2-D整数9/7小波变换实现结构。结构充分利用流水线设计技术,对于每一级2-DDWT,结构包含2个行处理器同时处理2行数据,借助10个行缓存存储变换的中间数据,实现了行、列变换的并行运算。同时对于3级小波变换,也采用了流水线结构,减少了存储器的使用量和对其访问造成的时间延迟,提高了变换速度。本结构完成分辨率为N×N灰度图像的3级小波分解所用的时钟周期约为O(N2/2)。采用Altera的Stratix II FPGA实验,结果表明,本整数小波变换结构具有较高的吞吐率和变换速度,可以工作在86.5MHz的频率下,实现1024×1024灰度图像100fps的图像实时变换。展开更多
This paper presents an optimized 3-D Discrete Wavelet Transform (3-DDWT) architecture. 1-DDWT employed for the design of 3-DDWT architecture uses reduced lifting scheme approach. Further the architecture is optimized ...This paper presents an optimized 3-D Discrete Wavelet Transform (3-DDWT) architecture. 1-DDWT employed for the design of 3-DDWT architecture uses reduced lifting scheme approach. Further the architecture is optimized by applying block enabling technique, scaling, and rounding of the filter coefficients. The proposed architecture uses biorthogonal (9/7) wavelet filter. The architecture is modeled using Verilog HDL, simulated using ModelSim, synthesized using Xilinx ISE and finally implemented on Virtex-5 FPGA. The proposed 3-DDWT architecture has slice register utilization of 5%, operating frequency of 396 MHz and a power consumption of 0.45 W.展开更多
文摘针对如何充分利用空间特征来达到较高的高光谱图像分类精度的问题,提出了一种基于三维离散小波变换(3D-DWT)与随机补丁网络(RPNet)结合的高光谱图像的地物属性分类算法。在分类过程中,综合3D-DWT提取的特征和RPNet深度学习框架提取的特征,利用支持向量机(SVM)对特征向量进行分类。所提出的方法在Indian Pines和University of Pavia两个数据集上进行测试,结果表明该方法比现有方法有显著的分类性能的提高。
文摘为了实现基于FPGA的CCSDS图像压缩算法,在提升小波变换结构的基础上,提出了一种改进的基于行的并行3级2-D整数9/7小波变换实现结构。结构充分利用流水线设计技术,对于每一级2-DDWT,结构包含2个行处理器同时处理2行数据,借助10个行缓存存储变换的中间数据,实现了行、列变换的并行运算。同时对于3级小波变换,也采用了流水线结构,减少了存储器的使用量和对其访问造成的时间延迟,提高了变换速度。本结构完成分辨率为N×N灰度图像的3级小波分解所用的时钟周期约为O(N2/2)。采用Altera的Stratix II FPGA实验,结果表明,本整数小波变换结构具有较高的吞吐率和变换速度,可以工作在86.5MHz的频率下,实现1024×1024灰度图像100fps的图像实时变换。
文摘This paper presents an optimized 3-D Discrete Wavelet Transform (3-DDWT) architecture. 1-DDWT employed for the design of 3-DDWT architecture uses reduced lifting scheme approach. Further the architecture is optimized by applying block enabling technique, scaling, and rounding of the filter coefficients. The proposed architecture uses biorthogonal (9/7) wavelet filter. The architecture is modeled using Verilog HDL, simulated using ModelSim, synthesized using Xilinx ISE and finally implemented on Virtex-5 FPGA. The proposed 3-DDWT architecture has slice register utilization of 5%, operating frequency of 396 MHz and a power consumption of 0.45 W.
