期刊文献+
共找到13篇文章
< 1 >
每页显示 20 50 100
CMOS带隙电压基准的误差及其改进 被引量:13
1
作者 陈浩 高清运 秦世才 《固体电子学研究与进展》 CAS CSCD 北大核心 2005年第4期531-535,共5页
分析了CMOS带隙基准电压值的误差,给出了定量的数学表达式和相应的改进方法。在此理论指导下,用0.25μmCMOS工艺设计了一个带隙基准源,并制出芯片。基准电压的设计值为1.2V,实测结果表明,在不使用修正技术的情况下,基准电压值的均方差达... 分析了CMOS带隙基准电压值的误差,给出了定量的数学表达式和相应的改进方法。在此理论指导下,用0.25μmCMOS工艺设计了一个带隙基准源,并制出芯片。基准电压的设计值为1.2V,实测结果表明,在不使用修正技术的情况下,基准电压值的均方差达3mV,温度系数(从-40°C~100°C)为20ppm/°C,电源抑制比(从2~3.3V)80μV/V,验证了理论分析的正确性。 展开更多
关键词 互补金属氯化物半导体 带隙基准 误差源 均方差
下载PDF
CMOS集成时钟恢复电路设计 被引量:7
2
作者 李学初 高清运 +1 位作者 陈浩 秦世才 《电子与信息学报》 EI CSCD 北大核心 2007年第6期1496-1499,共4页
该文设计了一个集成时钟恢复电路,恢复时钟的频率为125MHz。通过采用电流相减技术等补偿措施,很大程度上降低了振荡器的压控增益,从而在不影响电路性能的前提下大大地降低了芯片面积。本设计采用0.25μm标准CMOS工艺实现,有效芯片面积小... 该文设计了一个集成时钟恢复电路,恢复时钟的频率为125MHz。通过采用电流相减技术等补偿措施,很大程度上降低了振荡器的压控增益,从而在不影响电路性能的前提下大大地降低了芯片面积。本设计采用0.25μm标准CMOS工艺实现,有效芯片面积小于0.2mm^2,功耗仅10mW。在各种工艺角、温度以及供电电源条件下的仿真结果均表明,该电路相位偏差小于200ps,时钟抖动的峰峰值小于150ps。该文对一个采用本时钟恢复电路的100MHzPHY系统进行流片、测试,验证了时钟恢复电路能够正常工作。 展开更多
关键词 时钟恢复 100MHz PHY Hogge鉴相器 锁相环
下载PDF
高性能数字时钟数据恢复电路 被引量:3
3
作者 李学初 高清运 陈浩 《固体电子学研究与进展》 CAS CSCD 北大核心 2008年第3期435-439,共5页
设计了一个数字时钟数据恢复电路,采用相位选择锁相环进行相位调整,在不影响系统噪声性能的前提下大大降低了芯片面积。该电路应用于100 MHz以太网收发系统中,采用中芯国际0.18μm标准CMOS工艺实现,核心电路相位选择锁相环的芯片面积小... 设计了一个数字时钟数据恢复电路,采用相位选择锁相环进行相位调整,在不影响系统噪声性能的前提下大大降低了芯片面积。该电路应用于100 MHz以太网收发系统中,采用中芯国际0.18μm标准CMOS工艺实现,核心电路相位选择锁相环的芯片面积小于0.12 mm2,电流消耗低于4 mA。仿真与测试结果表明,恢复时钟抖动的峰峰值小于350 ps,相位偏差小于400 ps,以太网接收误码率小于10-12,电路可以满足接收系统的要求。 展开更多
关键词 时钟恢复 锁相环 相位选择 ∑-△调制器
下载PDF
OTA-C压控振荡器的分析与设计 被引量:2
4
作者 陈殿玉 陈浩 +2 位作者 岂飞涛 高清运 秦世才 《南开大学学报(自然科学版)》 CAS CSCD 北大核心 2004年第3期17-19,共3页
本文详细分析了OTA-C压控振荡器的原理,并设计了一个用于OTA-C滤波器自动调谐系统的OTA-C压控振荡器.该振荡器的频率调谐范围在2MHz到50MHz之间.其中线性部分为4MHz-20MHz,其压控增益为62.89MHz/V.
关键词 OTA—C 压控振荡器 限幅器
下载PDF
一种高性能CMOS单片中频接收机 被引量:2
5
作者 陈浩 李学初 吴岳 《固体电子学研究与进展》 CAS CSCD 北大核心 2005年第3期305-309,共5页
研制了一种CMOS低压低功耗中频接收机芯片,它包含混频器、限幅放大器、解调器以及场强指示、消音控制等模块,可用于短距离的FM/FSK信号的接收和解调.该接收机采用1st silicon 0.25 μm CMOS工艺,芯片的测试结果表明整机接收灵敏度为-103... 研制了一种CMOS低压低功耗中频接收机芯片,它包含混频器、限幅放大器、解调器以及场强指示、消音控制等模块,可用于短距离的FM/FSK信号的接收和解调.该接收机采用1st silicon 0.25 μm CMOS工艺,芯片的测试结果表明整机接收灵敏度为-103 dBm,最高输入射频频率可以达到100 MHz,解调器的线性解调范围为±10 kHz,典型鉴频灵敏度为40 mV/kHz,输入FM信号(调频指数3,信号频率1 kHz)时解调信号的SFDR为41.3 dB.芯片的工作电源电压范围为2~4 V,工作电流3 mA,有效面积0.25 mm2. 展开更多
关键词 互补金属氧化物半导体接收机 中频 调频/频移键控 灵敏度
下载PDF
具有宽捕获范围的时钟恢复电路(英文) 被引量:1
6
作者 李学初 高清运 陈浩 《南开大学学报(自然科学版)》 CAS CSCD 北大核心 2008年第2期75-79,共5页
给出了一个具有宽捕获范围的集成时钟恢复电路,采用了简单而有效的锁定技术,解决鉴相器固有的捕获范围较小的问题.时钟恢复电路采用0.25μm标准 CMOS 工艺实现,将其置于100 MHz PHY 中进行了流片,测试结果表明时钟恢复电路能正常工作.
关键词 时钟恢复 100 MHZ PHY Hogge鉴相器 捕获范围
下载PDF
一种双采样6 bit 150MSPS CMOS折叠内插式ADC。 被引量:1
7
作者 陈浩 高清运 秦世才 《固体电子学研究与进展》 CAS CSCD 北大核心 2006年第3期399-403,共5页
CMOS折叠预处理电路的带宽和失调是限制折叠内插式ADC的动态和静态特性的主要原因之一。所设计的ADC采用一种双采样保持电路降低了对折叠器的带宽要求,获得了优良的动态特性;提出一种改进结构的全平衡折叠电路,降低了折叠器本身的失调,... CMOS折叠预处理电路的带宽和失调是限制折叠内插式ADC的动态和静态特性的主要原因之一。所设计的ADC采用一种双采样保持电路降低了对折叠器的带宽要求,获得了优良的动态特性;提出一种改进结构的全平衡折叠电路,降低了折叠器本身的失调,同时改善了ADC的静态和动态特性。仿真结果表明:在输入信号频率74.1MHz、采样频率150M时SNDR为37.2dB;INL、DNL分别为0.5/0.6LSB。芯片采用1stSilicon0.25μmCMOS工艺流片,并用于10/100Base-TPHY芯片中,测试结果表明,该ADC能正常工作,功耗为135mW,芯片有效面积0.4mm2。 展开更多
关键词 双采样 折叠器 内插 平均 模数转换器
下载PDF
A Novel Digital Transceiver for CT0 Standard 被引量:1
8
作者 陈殿玉 许长喜 +7 位作者 陈浩 李振 郭秀丽 惠志强 施鹏 王跃 吴岳 熊绍珍 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第6期833-841,共9页
This paper introduces a novel digital transceiver for the cordless telephone zero (CT0) standard,which uses a digital modulation and demodulation technique to handle the signal instead of the traditional analog meth... This paper introduces a novel digital transceiver for the cordless telephone zero (CT0) standard,which uses a digital modulation and demodulation technique to handle the signal instead of the traditional analog meth-od. In the transmitter,a fractional-N phase locked loop (PLL) is utilized to realize the continuous phase frequency shift key (CPFSK) modulation,and a 2 Ts raised cosine (2RC) shaping technique is used to reduce the occupied bandwidth. In the receiver,a novel digital method is proposed to demodulate the 2RC CPFSK signal. This chip is fabricated using an SMIC 0.35μm mixed signal CMOS process with a die size of 2mm × 2mm. With an external low noise amplifier (LNA),the sensitivity of the chip is better than -103dBm. 展开更多
关键词 RF transceiver fractional-N PLL CPFSK MODULATOR DEMODULATOR
下载PDF
高频低压Rail-to-Rail CMOS功率输出级
9
作者 陈浩 陈殿玉 高清运 《南开大学学报(自然科学版)》 CAS CSCD 北大核心 2005年第1期65-68,共4页
提出了一种结构简单的Rail-to-Rail CMOS输出级,采用0.25μm工艺,用SPECTRE对其进行了仿 真:供电为3.3 V单电源,在频率为10M Hz时,其输出阻抗为0.8 Ω,静态功耗为20 mw;当输入正弦信号的频 率为10M Hz,峰-峰值为2.7 V,所接负载为50 Ω时... 提出了一种结构简单的Rail-to-Rail CMOS输出级,采用0.25μm工艺,用SPECTRE对其进行了仿 真:供电为3.3 V单电源,在频率为10M Hz时,其输出阻抗为0.8 Ω,静态功耗为20 mw;当输入正弦信号的频 率为10M Hz,峰-峰值为2.7 V,所接负载为50 Ω时,其输出失真小于-53 dB;它可以工作在50M Hz以上. 展开更多
关键词 CMOS缓冲器 功率输出级 Rail-to-Rail放大器
下载PDF
用于48MHz时钟产生器CMOSPLL
10
作者 姜少华 王彬 +3 位作者 陈浩 李颖 高清运 秦世才 《南开大学学报(自然科学版)》 CAS CSCD 北大核心 2004年第3期24-27,共4页
本文报导一个用于48M Hz时钟产生器的锁相环.该PLL采用0.25μm n-well CMOS工艺,在2.5V供电电压下,其静态电流为1.44mA.有效版图面积为600μm·335μm.
关键词 时钟产生器 锁相环 VCO
下载PDF
曼彻斯特码再生判决的电路实现和性能分析
11
作者 陈浩 吴岳 牛文成 《固体电子学研究与进展》 CAS CSCD 北大核心 2007年第1期84-87,108,共5页
采用积分清除电路对曼彻斯特码进行再生判决,具有结构简单、容易实现的特点,理论分析其误码率性能与理想的最佳接收机的性能相同。文中给出了理论分析,并根据理论分析设计了实际电路。设计采用0.25μmCMOS工艺在10 Base-T PHY芯片中得... 采用积分清除电路对曼彻斯特码进行再生判决,具有结构简单、容易实现的特点,理论分析其误码率性能与理想的最佳接收机的性能相同。文中给出了理论分析,并根据理论分析设计了实际电路。设计采用0.25μmCMOS工艺在10 Base-T PHY芯片中得到了实际验证。 展开更多
关键词 曼彻斯特码 匹配滤波器 误码率 积分清除
下载PDF
An Analog Equalizer and Baseline-Wander Cancelle rfor 100/1000Base-TX Transceiver
12
作者 陈浩 李学初 +1 位作者 许长喜 牛文成 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第3期377-384,共8页
A frequency-domain equalizer with a mixed-signal adaptive control loop and a novel baseline wander (BLW) canceller are proposed. The equalizer is independent of channel-modeling accuracy,and its control loop is intr... A frequency-domain equalizer with a mixed-signal adaptive control loop and a novel baseline wander (BLW) canceller are proposed. The equalizer is independent of channel-modeling accuracy,and its control loop is intrinsically stable. An AGC function is incorporated into the equalizer without an extra AGC circuit. The proposed BLW canceller uses a peak detector to monitor the BLW and full feedback method to accomplish BLW canceling. High canceling accuracy and robust performance are achieved. The circuits are tested in 0.25μm CMOS technology. Better performance and smaller silicon area are achieved compared with results in the literature. 展开更多
关键词 EQUALIZER baseline wander adaptive control loop
下载PDF
一种新颖的自适应判决电路
13
作者 陈浩 吴嶽 《南开大学学报(自然科学版)》 CAS CSCD 北大核心 2006年第6期55-58,共4页
理论推导了等概率二元码判决时误码率和判决电平的关系,推导表明误码率随着判决门限偏离最佳值急剧升高,因而提出了一种新颖的自适应判决电路,可以使判决门限跟随被判决信号的变化自动调整到最佳值.电路采用SM IC 0.35μm CM O S工艺设... 理论推导了等概率二元码判决时误码率和判决电平的关系,推导表明误码率随着判决门限偏离最佳值急剧升高,因而提出了一种新颖的自适应判决电路,可以使判决门限跟随被判决信号的变化自动调整到最佳值.电路采用SM IC 0.35μm CM O S工艺设计,并给出了芯片针对于27MH z无线FSK信号的接收判决这一具体应用的测试结果. 展开更多
关键词 判决门限 自适应 误码率 二进制频移键控
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部