期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
从RTL到GDS的功耗优化全流程
被引量：
1
1
作者
顾东华
曾智勇
+4 位作者
余金金
黄徐辉
朱嘉骏
何湘君
陈泽
发
《电子技术应用》
2022年第8期65-69,共5页
功耗作为大型SoC芯片的性能功耗面积(PPA)三要素之一,已经变得越来越重要。尤其是当主流设计平台已经发展到了7 nm以下。AI芯片一般会有多个核心并行执行高性能计算任务。这种行为会产生巨大的功耗。因此在AI芯片的设计过程中,功耗优化...
功耗作为大型SoC芯片的性能功耗面积(PPA)三要素之一,已经变得越来越重要。尤其是当主流设计平台已经发展到了7 nm以下。AI芯片一般会有多个核心并行执行高性能计算任务。这种行为会产生巨大的功耗。因此在AI芯片的设计过程中,功耗优化变得尤为重要。利用一个典型的功耗用例波形或者一组波形,可以从RTL进来开始功耗优化。基本的方式是借助Joules-replay实现基于RTL波形产生相对应的网表波形。在Genus的syn-gen、syn-map、syn-opt三个综合阶段,都可以加入Joules-replay,并且产生和综合网表相对应的波形,用于Innovus PR阶段进一步地进行功耗优化。在Innovus中实现Place和Routing也分为3个阶段:place_opt、cts_opt和route_opt。同样每一步都可以引入Joules-replay来生成功耗优化所需的网表波形。最终在Tempus timing signoff的环境中,再次引入波形进行功耗优化。基于上面的一系列各个节点的精确功耗优化该设计可以获得10%以上的功耗节省。此时再结合multi-bit技术,最终可以获得21%的功耗节省。
展开更多
关键词
功耗优化设计
人工智能芯片芯片
物理设计
Joules-replay
GENUS
Innovus
下载PDF
职称材料
科学藏精妙 白板意无穷——希沃电子白板在小学科学课堂的应用探究
2
作者
陈泽
发
《新课程教学（电子版）》
2022年第3期154-155,共2页
近年来随着我国信息技术的发展,人们对小学科学教学信息化建设的重视程度越来越高。本文通过分析希沃电子白板对小学科学教学的影响,提出了借助希沃电子白板提升小学科学教学效果的有效措施。
关键词
希沃
小学科学
教学
提升
下载PDF
职称材料
Tempus-PI仿真和实测关键时序路径的一致性研究
3
作者
余金金
闫志超
+1 位作者
张倩忆
陈泽
发
《电子技术应用》
2021年第8期56-58,共3页
传统的静态时序分析会将电压的不一致性作为减弱参数形式,以一定的余量帮助使用者覆盖大部分真实芯片中的情况。但是随着芯片越来越大,软硬件的功能越来越多,由于电压降引起的时序违例越来越多。很多情况下IR的分析是符合标准的。现在...
传统的静态时序分析会将电压的不一致性作为减弱参数形式,以一定的余量帮助使用者覆盖大部分真实芯片中的情况。但是随着芯片越来越大,软硬件的功能越来越多,由于电压降引起的时序违例越来越多。很多情况下IR的分析是符合标准的。现在主流的大规模芯片如AI芯片都是基于12 nm、7 nm或者更小的技术节点。封装还会引入3DIC。电压降分析越来越复杂也越来越重要。与此同时,时序分析也将会引入电压降的影响。Tempus-PI提供一个真正的时序和电压降协同仿真的签核流程,以此来帮助找到真正的电压敏感的关键路径。该仿真工作的结果得到了芯片测试的一致性验证。
展开更多
关键词
静态时序分析
电压降
关键路径
一致性
下载PDF
职称材料
题名
从RTL到GDS的功耗优化全流程
被引量：
1
1
作者
顾东华
曾智勇
余金金
黄徐辉
朱嘉骏
何湘君
陈泽
发
机构
燧原科技上海有限公司
上海楷登电子科技有限公司
出处
《电子技术应用》
2022年第8期65-69,共5页
文摘
功耗作为大型SoC芯片的性能功耗面积(PPA)三要素之一,已经变得越来越重要。尤其是当主流设计平台已经发展到了7 nm以下。AI芯片一般会有多个核心并行执行高性能计算任务。这种行为会产生巨大的功耗。因此在AI芯片的设计过程中,功耗优化变得尤为重要。利用一个典型的功耗用例波形或者一组波形,可以从RTL进来开始功耗优化。基本的方式是借助Joules-replay实现基于RTL波形产生相对应的网表波形。在Genus的syn-gen、syn-map、syn-opt三个综合阶段,都可以加入Joules-replay,并且产生和综合网表相对应的波形,用于Innovus PR阶段进一步地进行功耗优化。在Innovus中实现Place和Routing也分为3个阶段:place_opt、cts_opt和route_opt。同样每一步都可以引入Joules-replay来生成功耗优化所需的网表波形。最终在Tempus timing signoff的环境中,再次引入波形进行功耗优化。基于上面的一系列各个节点的精确功耗优化该设计可以获得10%以上的功耗节省。此时再结合multi-bit技术,最终可以获得21%的功耗节省。
关键词
功耗优化设计
人工智能芯片芯片
物理设计
Joules-replay
GENUS
Innovus
Keywords
power optimization
AI chip design
SoC physical design
Joules-replay
Genus
Innovus
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
科学藏精妙 白板意无穷——希沃电子白板在小学科学课堂的应用探究
2
作者
陈泽
发
机构
福建省厦门市翔安区新圩中心小学
出处
《新课程教学（电子版）》
2022年第3期154-155,共2页
文摘
近年来随着我国信息技术的发展,人们对小学科学教学信息化建设的重视程度越来越高。本文通过分析希沃电子白板对小学科学教学的影响,提出了借助希沃电子白板提升小学科学教学效果的有效措施。
关键词
希沃
小学科学
教学
提升
分类号
G62 [文化科学—教育学]
下载PDF
职称材料
题名
Tempus-PI仿真和实测关键时序路径的一致性研究
3
作者
余金金
闫志超
张倩忆
陈泽
发
机构
上海燧原科技有限公司
上海铿腾电子科技有限公司
出处
《电子技术应用》
2021年第8期56-58,共3页
文摘
传统的静态时序分析会将电压的不一致性作为减弱参数形式,以一定的余量帮助使用者覆盖大部分真实芯片中的情况。但是随着芯片越来越大,软硬件的功能越来越多,由于电压降引起的时序违例越来越多。很多情况下IR的分析是符合标准的。现在主流的大规模芯片如AI芯片都是基于12 nm、7 nm或者更小的技术节点。封装还会引入3DIC。电压降分析越来越复杂也越来越重要。与此同时,时序分析也将会引入电压降的影响。Tempus-PI提供一个真正的时序和电压降协同仿真的签核流程,以此来帮助找到真正的电压敏感的关键路径。该仿真工作的结果得到了芯片测试的一致性验证。
关键词
静态时序分析
电压降
关键路径
一致性
Keywords
STA
IR
critical path
correlation
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
从RTL到GDS的功耗优化全流程
顾东华
曾智勇
余金金
黄徐辉
朱嘉骏
何湘君
陈泽
发
《电子技术应用》
2022
1
下载PDF
职称材料
2
科学藏精妙 白板意无穷——希沃电子白板在小学科学课堂的应用探究
陈泽
发
《新课程教学（电子版）》
2022
0
下载PDF
职称材料
3
Tempus-PI仿真和实测关键时序路径的一致性研究
余金金
闫志超
张倩忆
陈泽
发
《电子技术应用》
2021
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
