-
题名一种具有超低跳变电压点的电压比较器
被引量：2
- 1
-
-
作者
郜小茹
吴晓波
严晓浪
-
机构
浙江大学超大规模集成电路设计研究所
-
出处
《江南大学学报（自然科学版）》
CAS
2004年第2期131-133,139,共4页
-
基金
国家自然科学基金重点项目(50237030)资助课题.
-
文摘
针对CMOS集成电路中高精度低跳变电压点电压比较器设计的难点,设计了一种具有超低跳变电压点的新型电压比较器,其特点是利用输入失调电压来设置比较器的跳变点电压值,满足了许多需要用到此类比较器而用传统方法无法满足要求的场合,电路在1.2μmBiCMOS工艺下实现。比较器的跳变点电压低达45.5mV,且可以根据需要方便地予以调节.该比较器最小分辨率为±0.5mV,具有结构简单和通用性好的特点,可广泛应用于不同的SoC环境.
-
关键词
跳变电压点
比较器
失调电压
-
Keywords
switching point voltage
comparator
offset voltage
-
分类号
TN402
[电子电信—微电子学与固体电子学]
TN433
-
-
题名电容阵列开关时序优化在A/D转换器中的应用
- 2
-
-
作者
朱丰
吴晓波
郜小茹
严晓浪
-
机构
浙江大学超大规模集成电路设计研究所
-
出处
《江南大学学报（自然科学版）》
CAS
2005年第6期555-559,共5页
-
基金
国家自然科学基金项目(50237030
90207001)资助课题
-
文摘
欲提高逐次逼近式A/D转换器的精度,常受到内部DAC(Digital-to-Analog Converter)结构参数误差等因素的制约,同时A/D转换器的低功耗问题亦受到关注.为减小电荷分布式DAC中电容离散引入的积累梯度误差,改善输出积分线性度(INL,integral nonlinearity),引入INLbounded算法对实际工艺条件下的DAC电容阵列的导通时序进行了优化.通过引入预增益级和Latch级,改进了内部比较器的结构,降低了静态功耗,提高了转换精度和工艺的可靠性.仿真结果表明,设计ADC的分辨率可达14 bit,其INL提高2倍以上,功耗8.25 mW.该设计可利用0.6μm2P2M标准的CMOS工艺实现.
-
关键词
积分非线性
开关时序
比较器
低功耗
-
Keywords
INI
switching sequence
comparator
low power
-
分类号
TP432
[自动化与计算机技术]
-
