期刊导航
期刊开放获取
cqvip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
SoC静态时序分析中时序约束策略的研究及实例
被引量：
10
1
作者
谈
晓
婷
付宇卓
谢凯年
《微电子学与计算机》
CSCD
北大核心
2006年第4期64-67,共4页
文章简要描述了静态时序分析的原理,并在一款音频处理SoC芯片的验证过程中,详细介绍了针对时钟定义、多时钟域、端口信号等关键问题的时序约束策略。实践结果表明,静态时序分析很好地满足了该芯片的验证要求,而且比传统的动态验证效率...
文章简要描述了静态时序分析的原理,并在一款音频处理SoC芯片的验证过程中,详细介绍了针对时钟定义、多时钟域、端口信号等关键问题的时序约束策略。实践结果表明,静态时序分析很好地满足了该芯片的验证要求,而且比传统的动态验证效率更高。
展开更多
关键词
SOC设计
静态时序分析
静态验证
时序约束
下载PDF
职称材料
题名
SoC静态时序分析中时序约束策略的研究及实例
被引量：
10
1
作者
谈
晓
婷
付宇卓
谢凯年
机构
上海交通大学微电子学院
出处
《微电子学与计算机》
CSCD
北大核心
2006年第4期64-67,共4页
文摘
文章简要描述了静态时序分析的原理,并在一款音频处理SoC芯片的验证过程中,详细介绍了针对时钟定义、多时钟域、端口信号等关键问题的时序约束策略。实践结果表明,静态时序分析很好地满足了该芯片的验证要求,而且比传统的动态验证效率更高。
关键词
SOC设计
静态时序分析
静态验证
时序约束
Keywords
SoC design, Static timing analysis, Static verification, Timing constraint
分类号
TN492 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
SoC静态时序分析中时序约束策略的研究及实例
谈
晓
婷
付宇卓
谢凯年
《微电子学与计算机》
CSCD
北大核心
2006
10
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
