期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到70篇文章
< 1 2 … 4 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种形式化验证方法:模型检验 被引量：17
1
作者 杨军 葛海通 +1 位作者 郑飞君 严晓浪 《浙江大学学报（理学版）》 CAS CSCD 北大核心 2006年第4期403-407,共5页
模型检验作为一种形式化验证方法,近年来在各种硬件、软件设计中得到了广泛应用.文中首先介绍了描述系统行为的Kripke结构和描述系统性质的CTL逻辑,然后介绍了模型检验中常用的两种算法:标记算法和基于固定点的算法,最后介绍了为避免内... 模型检验作为一种形式化验证方法,近年来在各种硬件、软件设计中得到了广泛应用.文中首先介绍了描述系统行为的Kripke结构和描述系统性质的CTL逻辑,然后介绍了模型检验中常用的两种算法:标记算法和基于固定点的算法,最后介绍了为避免内存爆炸而引入的符号模型检验技术. 展开更多
关键词 模型检验 KRIPKE结构 CTL逻辑 标记 固定点 符号模型检验
下载PDF
片上双核通信机制的设计与应用 被引量：7
2
作者 杨建 阳晔 +1 位作者 严晓浪 葛海通 《微电子学》 CAS CSCD 北大核心 2007年第1期28-32,共5页
高性能处理器之间的通信是片上多核系统设计的关键。文章描述了片上RISC/DSP双核系统Gemini中Mailbox、Shared-Memory、DMA三种通信机制的设计,并通过通信实验,测试各自的通信延迟和带宽;在Xilinx FPGA上实现了Gemini系统,当系统运行于4... 高性能处理器之间的通信是片上多核系统设计的关键。文章描述了片上RISC/DSP双核系统Gemini中Mailbox、Shared-Memory、DMA三种通信机制的设计,并通过通信实验,测试各自的通信延迟和带宽;在Xilinx FPGA上实现了Gemini系统,当系统运行于40 MHz时,采用上述通信机制的OggVorbis解码软件能够在uCLinux操作系统的控制下实现实时解码。 展开更多
关键词 片上双核系统 进程问通信 MAILBOX SHARED-MEMORY DMA
下载PDF
结合二叉判决图和布尔可满足性的等价性验证算法 被引量：8
3
作者 严晓浪 郑飞君 +1 位作者 葛海通 杨军 《电子学报》 EI CAS CSCD 北大核心 2004年第8期1233-1235,共3页
本文提出了一种结合二叉判决图BDD和布尔可满足性SAT的新颖组合电路等价性验证技术 .算法是在与 /非图AIG中进行推理 ,并交替使用BDD扩展和基于电路SAT解算器简化电路 .如尚未解决 ,将用基于合取范式SAT解算器进行推理 .与已有算法相比... 本文提出了一种结合二叉判决图BDD和布尔可满足性SAT的新颖组合电路等价性验证技术 .算法是在与 /非图AIG中进行推理 ,并交替使用BDD扩展和基于电路SAT解算器简化电路 .如尚未解决 ,将用基于合取范式SAT解算器进行推理 .与已有算法相比主要有如下改进 :在AIG中结合多种引擎进行简化 ,不存在误判可能 ;充分利用了基于电路解算器和基于合取范式解算器各自优点 ,减小了SAT推理的搜索空间 .实验结果表明了本算法的有效性 . 展开更多
关键词 等价性验证 与/非图 孤立节点 二叉判决图 可满足性解算器
下载PDF
门级电路自动测试向量生成技术原理 被引量：4
4
作者 刘观生 葛海通 陈偕雄 《浙江大学学报（理学版）》 CAS CSCD 北大核心 2006年第1期52-57,共6页
集成电路的飞速发展使得测试的难度不断增加,而ATPG技术在测试向量产生方面具有重要的意义,本文对该技术的发展及其所采用的方法进行了系统地介绍和分析.针对门级的组合电路和时序电路的ATPG方法具有许多相似之处,但也同时存在各自的特... 集成电路的飞速发展使得测试的难度不断增加,而ATPG技术在测试向量产生方面具有重要的意义,本文对该技术的发展及其所采用的方法进行了系统地介绍和分析.针对门级的组合电路和时序电路的ATPG方法具有许多相似之处,但也同时存在各自的特点,在文中,对这两类电路的方法进行了仔细的比较、区分. 展开更多
关键词 ATPG 门级电路 测试
下载PDF
一种面向微处理器验证的分层随机激励方法 被引量：7
5
作者 张欣 黄凯 +3 位作者 孟建熠 殷燎 严晓浪 葛海通 《计算机应用研究》 CSCD 北大核心 2010年第4期1284-1288,共5页
针对日趋复杂的微处理器功能验证,提出一种基于分层思想的受限随机激励产生方法,通过测试层、场景层、功能层和指令层的多层约束,实现随机激励在不同粒度范围的高度可控性,精炼测试空间,加快验证的收敛速度。采用可配置的功能库,将处理... 针对日趋复杂的微处理器功能验证,提出一种基于分层思想的受限随机激励产生方法,通过测试层、场景层、功能层和指令层的多层约束,实现随机激励在不同粒度范围的高度可控性,精炼测试空间,加快验证的收敛速度。采用可配置的功能库,将处理器功能行为单元作为随机激励的构建基础,产生逻辑功能与通信接口结合的随机激励,实现系列处理器的验证复用。CKCore处理器验证的实验结果表明,该方法与受限随机激励相比,在功能覆盖率相同的情况下,激励编写量减少60%;在仿真时间相同的情况下,功能和代码覆盖率分别改善10%和5%以上,有效提高处理器验证的质量和效率。 展开更多
关键词 分层 随机 激励 微处理器 功能 验证 约束
下载PDF
超大规模集成电路无网格布线算法研究 被引量：5
6
作者 王书江 葛海通 严晓浪 《电路与系统学报》 CSCD 2002年第4期13-16,共4页
本文提出一种高性能超大规模集成电路无网格布线算法。对于给定的布线平面,算法首先生成该布线平面的非均匀网格图,然后以绕障长度为布线参数,采用优化迷宫算法完成具体的布线过程。算法保证能够找到存在的最短布线路径,并能进行变线宽... 本文提出一种高性能超大规模集成电路无网格布线算法。对于给定的布线平面,算法首先生成该布线平面的非均匀网格图,然后以绕障长度为布线参数,采用优化迷宫算法完成具体的布线过程。算法保证能够找到存在的最短布线路径,并能进行变线宽、变线距布线,布线速度很快,效果很好。 展开更多
关键词 超大规模集成电路 无网格布线 变线宽
下载PDF
结合无依赖性割集和量化的等价性验证 被引量：2
7
作者 卢永江 严晓浪 +1 位作者 葛海通 杨军 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2005年第10期2215-2219,共5页
提出一新的验证算法,利用电路拓扑信息选择有效割集,以减小验证规模,并对割集进行无依赖性处理,减少伪错误发生概率,提高验证效率;同时,利用启发式信息选择复杂度较高的节点变量进行量化,进一步减小二叉决策图(BDD)的内存要求.最后用IS... 提出一新的验证算法,利用电路拓扑信息选择有效割集,以减小验证规模,并对割集进行无依赖性处理,减少伪错误发生概率,提高验证效率;同时,利用启发式信息选择复杂度较高的节点变量进行量化,进一步减小二叉决策图(BDD)的内存要求.最后用ISCAS’85电路的实验结果证明了该算法的有效性. 展开更多
关键词 二叉决策图 形式验证 割集 量化
下载PDF
基于标准单元库扩展的快速乘法器设计 被引量：5
8
作者 曾宪恺 郑丹丹 +2 位作者 严晓浪 吕冬明 葛海通 《计算机应用研究》 CSCD 北大核心 2012年第5期1778-1780,1814,共4页
设计并实现17×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法、Wal-lace树型结构以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径,通过构造驱动能力更为完备的单元以实... 设计并实现17×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法、Wal-lace树型结构以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径,通过构造驱动能力更为完备的单元以实现关键路径中每一级门功效相等,从而得到最短路径延时。将TSMC 90 nm标准单元库扩展得到扩展单元库,使用两个单元库版图分别实现数字乘法器,基于扩展单元库实现的乘法器速度提升10.87%。实验结果表明,基于标准单元库扩展的半定制设计方法可以有效提升电路的性能,这种方法尤其适用于电路负载过大的情况。 展开更多
关键词 乘法器 标准单元库扩展 改进的Booth编码算法 WALLACE树 逻辑功效
下载PDF
一种H.264帧内预测模式判决算法及VLSI实现体系 被引量：4
9
作者 黄凯 秦兴 +1 位作者 严晓浪 葛海通 《电子学报》 EI CAS CSCD 北大核心 2007年第2期207-211,共5页
17种预测模式和率失真优化模式判决极大的增加了H.264帧内编码器硬件设计的复杂度.目前的模式判决快速算法能大量减少模式判决的复杂度,但却不易于硬件实现.本文在Sobel边缘检测模式判决算法的基础上,提出了一种面向VLSI实现的模式判决... 17种预测模式和率失真优化模式判决极大的增加了H.264帧内编码器硬件设计的复杂度.目前的模式判决快速算法能大量减少模式判决的复杂度,但却不易于硬件实现.本文在Sobel边缘检测模式判决算法的基础上,提出了一种面向VLSI实现的模式判决优化算法.该算法通过修改16×16宏块部分像素的Sobel边缘检测算子来减少存储器读取次数,优化预测模式区域的范围来减少硬件设计复杂度,并采用变换后残差绝对值和(SATD)来简化编码代价判决运算.实验结果表明,采用该算法的帧内硬件编码器可以在确保编码质量的前提下,显著降低硬件实现复杂度和提高编码器效率. 展开更多
关键词 H.264 帧内编码 模式判决 VLSI实现
下载PDF
使用布尔可满足性的组合电路等价性验证算法 被引量：3
10
作者 郑飞君 严晓浪 +1 位作者 葛海通 杨军 《电子与信息学报》 EI CSCD 北大核心 2005年第4期651-654,共4页
该文提出了一种使用布尔可满足性SAT的新颖组合电路等价性验证技术。算法是在联接电路(Miter circuit)中进行推理来简化验证问题,推理中使用了'与／非'图结构简化、BDD扩展、隐含学习多种方法,最后 使用有效SAT解算器zChaff解... 该文提出了一种使用布尔可满足性SAT的新颖组合电路等价性验证技术。算法是在联接电路(Miter circuit)中进行推理来简化验证问题,推理中使用了'与／非'图结构简化、BDD扩展、隐含学习多种方法,最后 使用有效SAT解算器zChaff解决验证任务。该算法综合了BDD和SAT的优点,限制BDD构建大小避免了内存爆 炸,推理简化减小了SAT搜索空间。ISCAS85电路实验结果表明了本算法的有效性。 展开更多
关键词 等价性验证 与/非图 可满足性解算器 隐含学习
下载PDF
一种有效的两端线网布线方法 被引量：3
11
作者 葛海通 严晓浪 《微电子学》 CAS CSCD 北大核心 1999年第1期25-29,共5页
提出了一种基于计算几何学的面向两端线网的布线算法。对于给定的布线平面，该算法首先根据障碍情况构造了包含最短路径信息的强连接图，然后引入绕障碍长度作为参数，以决定搜索走向，算法保证能找到最短布线路径，并使其时空复杂度得... 提出了一种基于计算几何学的面向两端线网的布线算法。对于给定的布线平面，该算法首先根据障碍情况构造了包含最短路径信息的强连接图，然后引入绕障碍长度作为参数，以决定搜索走向，算法保证能找到最短布线路径，并使其时空复杂度得到了极大的改善。 展开更多
关键词 布线算法 最短路径 连接图 计算机辅助设计
下载PDF
使用输出分组和电路可满足性的等价性验证算法 被引量：3
12
作者 郑飞君 严晓浪 +2 位作者 葛海通 杨军 卢永江 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2005年第11期2484-2488,共5页
介绍了一种使用电路可满足性解算器的组合电路等价性验证算法.对包含多输出的复杂验证问题,首先对联接电路作输出分组,将等价性验证问题转化为包含若干个组的电路可满足性问题,继而使用电路解算器解决问题.同时,注意各个子问题间的有用... 介绍了一种使用电路可满足性解算器的组合电路等价性验证算法.对包含多输出的复杂验证问题,首先对联接电路作输出分组,将等价性验证问题转化为包含若干个组的电路可满足性问题,继而使用电路解算器解决问题.同时,注意各个子问题间的有用隐含信息的共享,减小了SAT推理的搜索空间.实验结果表明,该算法是实用有效的. 展开更多
关键词 等价性验证 输出分组 电路可满足性
下载PDF
一种多处理器原型及其系统芯片设计方法 被引量：6
13
作者 黄凯 殷燎 +2 位作者 林锋毅 葛海通 严晓浪 《电子学报》 EI CAS CSCD 北大核心 2009年第2期305-311,共7页
随着嵌入式应用快速发展,系统芯片(SoC)设计日趋复杂.高效可靠的设计多处理器系统芯片逐渐成为一个巨大挑战.本文提出一种多处理器原型及其SoC设计方法,将多处理器及其通信统一建模于一个多层次、灵活和可配的软硬件原型中,通过分层次... 随着嵌入式应用快速发展,系统芯片(SoC)设计日趋复杂.高效可靠的设计多处理器系统芯片逐渐成为一个巨大挑战.本文提出一种多处理器原型及其SoC设计方法,将多处理器及其通信统一建模于一个多层次、灵活和可配的软硬件原型中,通过分层次、从高层抽象到底层实现逐步深入的方法解决软硬件接口验证问题和完善软硬件架构.H.264解码实验证明多处理器原型功能可行性和物理可实现性.基于该原型的多层次细化方法可有效确保SoC软硬件设计的正确性,并有助于软硬件结构协同设计优化. 展开更多
关键词 多处理器原型 系统芯片 软硬件协同设计
下载PDF
一种基于JTAG协议的嵌入式调试接口设计方法 被引量：1
14
作者 游海量 葛海通 严晓浪 《江南大学学报（自然科学版）》 CAS 2007年第5期523-527,共5页
提出了一种新的嵌入式调试接口设计方法,设计者可以重用JTAG标准的串行接口进行监视,跟踪并分析在嵌入式微处理器上运行的程序.通过采用调试接口电路的流水线映像寄存器组和特殊数据通路,可以避免在CPU关键路径上插入扫描链实现"... 提出了一种新的嵌入式调试接口设计方法,设计者可以重用JTAG标准的串行接口进行监视,跟踪并分析在嵌入式微处理器上运行的程序.通过采用调试接口电路的流水线映像寄存器组和特殊数据通路,可以避免在CPU关键路径上插入扫描链实现"非侵入性"的调试功能.为了提高JTAG接口的数据传输效率,指令寄存器和相关控制逻辑被重新设计.在JTAG转换器的设计中,提出如何通过采用JTAG调试代理协议来简化调试工具的移植,这种方法通过了硅验证,调试接口已被成功应用于CK510平台上. 展开更多
关键词 嵌入式调试接口 中央处理器 扫描链 映像寄存器 IEEE1149.1协议(JTAG)
下载PDF
基于指令回收的低功耗循环分支折合技术 被引量：4
15
作者 孟建熠 严晓浪 +1 位作者 葛海通 徐鸿明 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2010年第4期632-638,共7页
在分析循环分支特性的基础上,提出一种基于过期指令回收的高性能低功耗循环分支折合方法.该方法通过复用指令缓冲区硬件资源实现指令回收区.在循环分支折合过程中,循环体指令直接从回收区送入流水线,降低了分支延时,消除了指令高速缓存... 在分析循环分支特性的基础上,提出一种基于过期指令回收的高性能低功耗循环分支折合方法.该方法通过复用指令缓冲区硬件资源实现指令回收区.在循环分支折合过程中,循环体指令直接从回收区送入流水线,降低了分支延时,消除了指令高速缓存访问.通过自适应调整回收窗口宽度,可使有限的指令缓冲区硬件资源同时满足指令缓冲与指令回收的双重需求.当投机折合进入预测盲区时关闭分支预测存储器,从而降低投机折合的动态功耗.实验数据表明,与传统循环分支折合技术相比,应用本方法的嵌入式处理器总体性能平均提升5.03%,取指单元动态功耗下降22.10%. 展开更多
关键词 循环分支折合 指令回收 低功耗取指
下载PDF
单元特性提取中采样点偏离现象的研究 被引量：2
16
作者 李伟良 葛海通 +2 位作者 罗晓华 梁中书 严晓浪 《微电子学》 CAS CSCD 北大核心 2003年第1期22-25,共4页
　为使应用于集成电路设计中的单元时序信息库更能反映实际情况,研究了特性提取中出现的采样点分布偏移和格点偏离现象,并提出了有效的解决方法。该方法通过建立查表模型,无需多次重复仿真就能准确定位任意采样点。理论分析和仿真结果... 　为使应用于集成电路设计中的单元时序信息库更能反映实际情况,研究了特性提取中出现的采样点分布偏移和格点偏离现象,并提出了有效的解决方法。该方法通过建立查表模型,无需多次重复仿真就能准确定位任意采样点。理论分析和仿真结果均表明,该方法不仅耗费时间少,定位也能满足单元建库的要求,经过实例化后,能很好地应用于超深亚微米工艺下的单元特性提取。 展开更多
关键词 超大规模集成电路 特性提取 采样点 查表模型 超深亚微米工艺 时序信息库 采样点
下载PDF
基于神经网络的片上互连线电感提取法 被引量：3
17
作者 何剑春 严晓浪 +1 位作者 葛海通 何乐年 《微电子学》 CAS CSCD 北大核心 2002年第3期178-181,共4页
通过将具有自学习能力和记忆功能的神经网络应用于平行导体间的电感计算 ,结合移动窗口方法搜索作用域 ,实现片上互连寄生电感参数提取。仿真例子表明 ,此方法能够快速、有效地实现电感提取 ,可作为 VLSI互连线性能分析。
关键词 片上互连线 电感提取法 神经网络 VLSI 集成电路
下载PDF
利用改善的静态隐含策略加速等价性验证 被引量：3
18
作者 卢永江 竺红卫 +1 位作者 严晓浪 葛海通 《电路与系统学报》 CSCD 北大核心 2005年第3期47-51,共5页
随着近年来高效SAT(Satisfiability)求解算法提出,SAT已成为集成电路形式验证方法中重要引擎之一。但在运用SAT验证时需将电路结构转化为成OR-AND两级逻辑描述,丢失了电路的拓扑信息。本文利用改善的静态隐含策略来提取有用子句作为预处... 随着近年来高效SAT(Satisfiability)求解算法提出,SAT已成为集成电路形式验证方法中重要引擎之一。但在运用SAT验证时需将电路结构转化为成OR-AND两级逻辑描述,丢失了电路的拓扑信息。本文利用改善的静态隐含策略来提取有用子句作为预处理,来加快验证过程。本文算法在原有静态隐含技术的基础上,引入了关联节点隐含及隐含过程加速策略。给出的ISCAS85电路的实验结果表明算法的有效性。 展开更多
关键词 SAT 静态隐含 关联节点隐含 加速策略
下载PDF
面向等价性验证的锁存器匹配算法 被引量：2
19
作者 郑飞君 杨军 +1 位作者 葛海通 严晓浪 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2006年第8期1293-1296,共4页
为了克服现有等价性验证技术中难以精确匹配锁存器的局限性,提出了一种结合多种方法的新型锁存器匹配算法.该算法结合任意模拟、局部二叉判决图、目标模拟3种方法来匹配锁存器,并使用了类似滤波器的思想,任意模拟对锁存器作初步快速匹配... 为了克服现有等价性验证技术中难以精确匹配锁存器的局限性,提出了一种结合多种方法的新型锁存器匹配算法.该算法结合任意模拟、局部二叉判决图、目标模拟3种方法来匹配锁存器,并使用了类似滤波器的思想,任意模拟对锁存器作初步快速匹配,提出的局部二叉判决图技术降低了发生内存爆炸的可能性,目标模拟则针对性地对锁存器作进一步的划分.ISCAS89电路实验结果表明,该算法与模拟和自动测试矢量生成等方法相比,在运行时间、占用内存和匹配精度等方面均体现出有效性,可用于处理较大规模的时序电路验证问题. 展开更多
关键词 等价性验证 锁存器匹配 局部二叉判决图 目标模拟
下载PDF
面向嵌入式应用的内存管理单元设计 被引量：4
20
作者 刘坤杰 游海亮 +1 位作者 严晓浪 葛海通 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2007年第7期1078-1082,1087,共6页
提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级... 提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级JTLB可采用多周期查询方式,易于高速综合实现.选取Mibench测试基准集中的部分典型应用,通过嵌入式片上系统(SoC)设计样例,验证了该MMU结构的应用适应性.SoC设计实验结果表明,多级TLB结构MMU的系统性能与单级全相联结构最大仅相差3.8%.将设计的MMU集成在自主开发的高端32-bit嵌入式芯核CK520中,在0.18μm 6层金属工艺最差工作条件下,处理器的时钟频率达到230MHz以上,面积仅增加了7.6%. 展开更多
关键词 内存管理单元 转译缓存 片上系统
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 4 下一页 到第 页
使用帮助 返回顶部