-
题名一种快速验证FPGA互连线连接正确性的方法
被引量：2
- 1
-
-
作者
范继聪
惠锋
徐彦峰
胡凯
-
机构
中国电子科技集团公司第五十八研究所
无锡中微亿芯有限公司
-
出处
《电子与封装》
2018年第4期30-32,共3页
-
文摘
随着FPGA规模的不断增大,互联线验证变得越来越困难。传统互连线验证采用功能仿真的方法,具有仿真速度慢、覆盖率低等不足。基于互连网络比对,设计了一种快速验证FPGA互连线连接正确性的方法。相对于功能仿真验证,该方法可以快速完成FPGA互连线连接正确性的验证,覆盖率高达100%,在保证互连正确的前提下,极大地缩短了设计时间。
-
关键词
FPGA
互连线
覆盖率
-
Keywords
FPGA
interconnect
coverage
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
-
题名可重构浮点混合/连续乘-加器的设计与实现
被引量：1
- 2
-
-
作者
洪琪
何敏
范继聪
袁粲
-
机构
安徽大学电子信息工程学院
-
出处
《计算机工程》
CAS
CSCD
2014年第7期272-276,共5页
-
基金
国家"863"计划基金资助项目(2009AA012201)
专用集成电路与系统国家重点实验室开放基金资助项目(12KF004)
-
文摘
浮点连续乘-加、混合乘-加和三操作数加等浮点算术运算在科学计算领域中应用越来越频繁,为设计一款支持浮点连续乘-加、混合乘-加和三操作数加的多功能浮点运算单元,提出一种可重构浮点混合/连续乘-加器,通过对控制位的配置可以实现多种浮点数据操作。该乘-加器采用8级流水线,可以实现单周期的浮点乘累加,大幅提高数据处理吞吐量,同时支持三操作数加和两操作数和的累加。在Modelsim SE6.6f中对该设计进行仿真验证,结果表明其能够在Xilinx Virtex-6 FPGA上实现,资源消耗2 631个LUT,频率可达250 MHz,结果证明该浮点混合/连续乘-加器具有较大的使用价值。
-
关键词
浮点
连续乘-加
混合乘-加
三操作数加
可重构
流水线
-
Keywords
floating point
continuous multiply-add
fused multiply-add
three-operands addition
reconfigurable
pipeline
-
分类号
TP332
[自动化与计算机技术—计算机系统结构]
-
-
题名单双精度浮点加法的可重构设计研究
被引量：1
- 3
-
-
作者
范继聪
洪琪
-
机构
安徽大学电子信息工程学院
-
出处
《计算机工程与设计》
CSCD
北大核心
2013年第11期3889-3893,共5页
-
基金
专用集成电路与系统国家重点实验室开放课题基金项目(10KF014)
-
文摘
为了节约资源,提高浮点加法运算的灵活性,提出一种支持一个双精度浮点加法和两个并行的单精度浮点加法的可重构加法器结构。该加法器结构遵循IEEE754标准,可以实现在双精度浮点加法和单精度浮点加法之间的功能切换,实现资源重用。通过大量的测试验证,该结构功能完全正确。通过资源共用,可以避免资源闲置,综合结果显示该设计在比双精度浮点加法器多用23.5%面积的前提下,可以并行实现两个单精度浮点加法,比实现相同功能的一个双精度浮点加法器和两个单精度浮点加法器共节省40%左右的面积。
-
关键词
浮点算术运算
可重构设计
IEEE754标准
功能切换
资源重用
-
Keywords
floating-point arithmetic operation
reconfigurable design
IEEE754 standard
function switch
resource reuse
-
分类号
TP332
[自动化与计算机技术—计算机系统结构]
-
-
题名一种改进型可配置逻辑块的结构设计
- 4
-
-
作者
蔡宏瑞
范继聪
徐彦峰
陈波寅
-
机构
无锡中微亿芯有限公司
-
出处
《电子与封装》
2022年第11期63-67,共5页
-
文摘
可配置逻辑块(CLB)是FPGA中最重要的模块,其主要由查找表、选择器、触发器等子模块组成,可以通过配置来实现组合逻辑和时序逻辑,其性能直接影响到整个FPGA的表现。为了提高CLB的利用率和性能,提出了一种改进型的CLB结构。基于VPR平台对修改后的CLB结构进行架构建模,选用不同类型的基准电路测试了CLB结构对延时和面积等性能的影响。实验结果表明,改进后的结构在关键路径延时平均增大8.86%的前提下,所用CLB数量节省了24.88%,总面积减小了12.95%。且该结构能够在VPR中被正确描述与解析,测试结果对FPGA的结构设计与分析具有参考价值。
-
关键词
可配置逻辑块
FPGA
架构建模
-
Keywords
configurable logic block
FPGA
architecture model
-
分类号
TN453
[电子电信—微电子学与固体电子学]
-
-
题名基于VPR的FPGA架构建模研究
- 5
-
-
作者
蔡宏瑞
范继聪
徐彦峰
闫华
胡凯
-
机构
无锡中微亿芯有限公司
中国电子科技集团公司第五十八研究所
-
出处
《电子与封装》
2020年第12期44-47,共4页
-
文摘
在FPGA设计过程中,架构建模评估为重要的一环。架构建模是指对于给定的特定类型FPGA,对其每一个子模块,例如可配置逻辑块、开关块、布线通道等,进行语言描述。将FPGA架构抽象化之后,计算机软件能基于建模文件提取参数和信息,做布局布线分析。VPR为一个开源的布局布线工具。使用VPR工具进行试验,对于架构属性进行评估,根据评估的结果,能够得知在不同参数下的性能好坏,在实际运用中,对于不同的用户需求提供一个架构设定的方向。
-
关键词
FPGA
架构建模
VPR工具
布局布线
-
Keywords
FPGA
architecture modelling
VPR tool
place and route
-
分类号
TN453
[电子电信—微电子学与固体电子学]
-
