期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
高速、可配置RSA密码协处理器的VLSI设计 被引量:3
1
作者 曾晓洋 于宇 《计算机研究与发展》 EI CSCD 北大核心 2006年第6期1076-1082,共7页
通过算法级分析和对比RSA原始算法以及改进型模幂模乘算法,提出了一种双重流水线结构的RSA密码协处理器体系结构,该结构具备高速、可配置性能·基于该体系结构,可以根据不同的用户需求,方便地设计出支持各种速度和密钥长度的RSA密... 通过算法级分析和对比RSA原始算法以及改进型模幂模乘算法,提出了一种双重流水线结构的RSA密码协处理器体系结构,该结构具备高速、可配置性能·基于该体系结构,可以根据不同的用户需求,方便地设计出支持各种速度和密钥长度的RSA密码处理器·该体系结构尤其适用于设计高速、高位宽RSA密码芯片;同时其可配置性能也可以满足低速、高位数、高安全性RSA系统的市场需求·另外,基于该体系结构设计的RSA加密IP,非常适合SoC的芯片设计·最后,基于该体系结构设计了一款高速1024b RSA密码加密芯片,采用0·18μm标准单元库设计,实现结果显示,芯片在150MHz时钟频率下能完成每秒5000次1024b RSA加密运算,是国内同类产品中速度最快的· 展开更多
关键词 RSA 高速 可配置 加密芯片 VLSI
下载PDF
基于R-CNN算法的分割检测算法 被引量:5
2
作者 史磊 荆明娥 +1 位作者 曾晓洋 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2020年第4期412-418,共7页
目前先进的目标检测算法大多基于R-CNN算法,如Fast R-CNN,Faster R-CNN,YOLO,SSD以及FPN+R-CNN.R-CNN算法利用了传统的Selective Search算法寻找可能包含物体的方框,将其送入CNN网络进行特征提取,以对方框内物体进行辨别.随着图片复杂... 目前先进的目标检测算法大多基于R-CNN算法,如Fast R-CNN,Faster R-CNN,YOLO,SSD以及FPN+R-CNN.R-CNN算法利用了传统的Selective Search算法寻找可能包含物体的方框,将其送入CNN网络进行特征提取,以对方框内物体进行辨别.随着图片复杂度的升高和背景的多样化,Selective Search算法已无法满足精确性和实时性的要求.本文基于R-CNN算法,提出了一种优化分割检测算法.该算法将R-CNN与具有分割功能的FCN算法相结合,为目标检测算法提供了一种新的思路.测试结果与R-CNN算法相比,该算法在目标识别效果和耗时方面均有明显的提升. 展开更多
关键词 目标识别 图像分割 神经网络
下载PDF
基于HEVC标准的全高清CABAC编码器设计 被引量:4
3
作者 郭勇 王桂海 +2 位作者 李洪强 陈新华 《电视技术》 北大核心 2014年第9期71-74,共4页
2013年1月,新一代国际视频编码标准HEVC在视频编码专家组织和动态图像专家组织的合作下成功制定。HEVC视频标准采用了一系列关键技术如:灵活编码结构、大尺寸变换单元和改进的去方块滤波等,将码流压缩比率在H.264标准基础上进一步提高... 2013年1月,新一代国际视频编码标准HEVC在视频编码专家组织和动态图像专家组织的合作下成功制定。HEVC视频标准采用了一系列关键技术如:灵活编码结构、大尺寸变换单元和改进的去方块滤波等,将码流压缩比率在H.264标准基础上进一步提高。基于上下文的自适应算术熵编码作为编码结构的最后一个环节,是视频图像压缩的重要过程。提出了一种全高清CABAC编码器硬件架构,可以实现1 080p视频图像的实时编码。 展开更多
关键词 HEVC 熵编码 架构设计 CABAC
下载PDF
基为16的高速Montgomery模乘法器VLSI设计
4
作者 曾晓洋 于宇 《通信学报》 EI CSCD 北大核心 2006年第4期107-113,共7页
针对Tenca-Todorov-Ko?提出的基为8,按字运算的Montgomery乘法器提出了一种改进方案。该方案在不增加硬件开销的基础上采用基为16的设计,相比Tenca-Todorov-Ko?的设计,平均性能提高26%。同时,在硬件上一方面通过调整数据通路以缩短关键... 针对Tenca-Todorov-Ko?提出的基为8,按字运算的Montgomery乘法器提出了一种改进方案。该方案在不增加硬件开销的基础上采用基为16的设计,相比Tenca-Todorov-Ko?的设计,平均性能提高26%。同时,在硬件上一方面通过调整数据通路以缩短关键路径延迟,达到时钟频率的提升;另一方面,在FIFO设计中对输入数据进行预处理,最终能节省一半的存储器开销。改进后的设计能应用于各种长度的模乘运算和RSA加密。最后,采用上述设计思想,基于0.25μmCMOS标准单元工艺,设计了一款2048bit的RSA测试芯片。该芯片在125MHz的时钟频率下做一次2048bit模幂的时间为28ms。 展开更多
关键词 信息安全 高速Montgomery乘法器 VLSI 密码算法
下载PDF
I^2C Slave器件内部结构设计及VLSI实现 被引量:2
5
作者 王岗 于宇 +3 位作者 曾晓洋 张国权 章倩苓 《计算机工程与应用》 CSCD 北大核心 2007年第1期107-110,114,共5页
I2C总线由于接口简单、协议完善,已经被广泛地应用在消费类电子产品、通信产品和工业电子产品中,成为国际标准。论文提出一种基于两级桥接口的I2CSLAVE器件的内部结构,该结构一方面能够根据系统的需求灵活地集成和裁减各种功能的IP核模... I2C总线由于接口简单、协议完善,已经被广泛地应用在消费类电子产品、通信产品和工业电子产品中,成为国际标准。论文提出一种基于两级桥接口的I2CSLAVE器件的内部结构,该结构一方面能够根据系统的需求灵活地集成和裁减各种功能的IP核模块,对于多功能的I2CSLAVE器件的设计有一定的通用性;另一方面它支持各IP核模块工作于自己独立的时钟域,给多时钟域系统设计带来便利。以一款密码芯片为实例,对该结构进行了验证和实现,该芯片采用了华虹NEC0.35!mCMOS工艺。 展开更多
关键词 I^2C总线 两级桥接电路 IP复用 多功能芯片设计
下载PDF
一种高灵活性HEVC帧内编码器前端设计 被引量:1
6
作者 陆彦珩 王利鸣 +1 位作者 曾晓洋 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2017年第1期89-96,共8页
本文基于一种两级流水的高灵活性HEVC帧内编码器架构,完成了其前端设计,主要完成块大小划分和码率控制2个功能.针对这2个功能的算法优化,提出了一种基于梯度的帧内编码器块大小判决快速算法和一种低复杂度的码率控制算法,并最终用软硬... 本文基于一种两级流水的高灵活性HEVC帧内编码器架构,完成了其前端设计,主要完成块大小划分和码率控制2个功能.针对这2个功能的算法优化,提出了一种基于梯度的帧内编码器块大小判决快速算法和一种低复杂度的码率控制算法,并最终用软硬件协同的方式将这两种算法在硬件中实现. 展开更多
关键词 HEVC 帧内编码器 块大小划分 码率控制
下载PDF
一种降低硬件HEVC帧间编码器存储器开销的方法
7
作者 魏家聪 曾晓洋 《复旦学报(自然科学版)》 CAS CSCD 北大核心 2020年第2期194-202,共9页
高分辨率视频中使用了更多的像素来描述空间中相同幅度的运动,这会导致帧间编码过程中需要搜索的范围与所需要的参考帧像素存储器大小随着视频中图像对角线像素数目的平方增长,从而给硬件帧间编码器的设计带来巨大的困难.本文提出了一... 高分辨率视频中使用了更多的像素来描述空间中相同幅度的运动,这会导致帧间编码过程中需要搜索的范围与所需要的参考帧像素存储器大小随着视频中图像对角线像素数目的平方增长,从而给硬件帧间编码器的设计带来巨大的困难.本文提出了一种以编码树单元为单位,利用当前帧及时域相邻帧中的信息,确定搜索起点的方法;而且在编码效率仅下降约1.6%的情况下,将参考帧像素存储器的规模减小约91.5%. 展开更多
关键词 高效率视频编码 帧间编码 运动搜索
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部