期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于模型检查的VHDL到FSM的转换 被引量：1
1
作者 苏继强 沈云付 《计算机工程与设计》 CSCD 北大核心 2008年第22期5840-5842,5846,共4页
随着计算机软硬件系统规模的日益复杂,如何保证系统的正确和可靠,逐渐成为当前理论界和产业界共同关心的重要问题。为此提出的诸多理论和方法中,模型检查以其简洁明了和自动化程度高而引人注目。提出了一个针对时序电路VHDL设计的模型... 随着计算机软硬件系统规模的日益复杂,如何保证系统的正确和可靠,逐渐成为当前理论界和产业界共同关心的重要问题。为此提出的诸多理论和方法中,模型检查以其简洁明了和自动化程度高而引人注目。提出了一个针对时序电路VHDL设计的模型检查的解决方案。讨论了该方案的系统结构,将VHDL设计转化为有限状态机模型的算法,以及针对同步时序电路设计的模型化简,可有效减少FSM的状态空间,继而可以采用符号模型检查算法对需要检查的性质进行验证。 展开更多
关键词 模型检查 形式验证 有限状态机 硬件描述语言 同步时序电路
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部