期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到4篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种1 GHz^6 GHz宽频高线性度相位插值电路的设计与实现 被引量：5
1
作者 刘颖 田泽 +3 位作者 吕俊盛 邵刚 胡曙凡 李嘉 《电子技术应用》 2020年第4期45-48,共4页
为了提高时钟数据恢复电路(CDR)在高速多通道串行收发系统的性能,提出了一种应用于CDR电路中的新型相位插值电路,由4组差分对、4组数模转换器、公共负载电阻RL组成,通过数字滤波器输出互补的温度计码控制DAC输出电流的大小,实现对输入... 为了提高时钟数据恢复电路(CDR)在高速多通道串行收发系统的性能,提出了一种应用于CDR电路中的新型相位插值电路,由4组差分对、4组数模转换器、公共负载电阻RL组成,通过数字滤波器输出互补的温度计码控制DAC输出电流的大小,实现对输入差分时钟的相位权重分配,从而达到128次相位插值,并利用输入级4相校正电路和输出占空比调整电路对差分信号进行整形优化。采用40 nm CMOS工艺实现,仿真结果表明插值器在工作频率1 GHz到6 GHz线性度良好,DNL最大不超过1.4 LSB,INL最大不超过1.5 LSB,已成功集成在多款SerDes电路。 展开更多
关键词 相位插值 时钟数据恢复电路 线性度
下载PDF
一种6.5 GHz～11 GHz宽频带低噪声LCVCO电路的设计与实现 被引量：1
2
作者 刘颖 田泽 +3 位作者 邵刚 吕俊盛 胡曙凡 李嘉 《电子技术应用》 2020年第3期58-60,65,共4页
随着高速通信系统的发展和传输速率的不断提高,锁相环不仅需要产生低抖动、低噪声的时钟,而且要求频率覆盖范围广和支持多协议。而压控振荡器作为锁相环中产生时钟的核心模块,其相位噪声和频带范围等性能将直接影响到通信系统中传输时... 随着高速通信系统的发展和传输速率的不断提高,锁相环不仅需要产生低抖动、低噪声的时钟,而且要求频率覆盖范围广和支持多协议。而压控振荡器作为锁相环中产生时钟的核心模块,其相位噪声和频带范围等性能将直接影响到通信系统中传输时钟的信号质量。为了满足多协议的不同传输频率要求,设计了一种针对6.5 GHz^11 GHz宽频带低噪声的LCVCO电路,通过6位频带选通信号对调谐电容阵列进行粗调谐和细调谐,产生64个时钟频带,同时频带内设计最优的VCO增益,在保证较低的相位噪声的情况下覆盖所有的频点。采用40 nm CMOS工艺,仿真结果表明时钟输出频率覆盖6.5 GHz^11 GHz,相位噪声不超过104.9 dBc@1 MHz。 展开更多
关键词 压控振荡器 宽频带 低噪声
下载PDF
一种基于Ring-VCO结构的宽频带低抖动锁相环的设计与实现 被引量：1
3
作者 刘颖 田泽 +3 位作者 吕俊盛 邵刚 胡曙凡 李嘉 《电子技术应用》 2020年第5期35-39,共5页
为了在高速传输系统中实现宽频带和低抖动时钟输出的要求,设计了一种基于Ring-VCO结构的低抖动锁相环,采用与锁相环锁定频率强相关的环路带宽调整方法来降低环路噪声,加速环路锁定,即利用全局参考调节电路中比较器模块将锁定控制电压与... 为了在高速传输系统中实现宽频带和低抖动时钟输出的要求,设计了一种基于Ring-VCO结构的低抖动锁相环,采用与锁相环锁定频率强相关的环路带宽调整方法来降低环路噪声,加速环路锁定,即利用全局参考调节电路中比较器模块将锁定控制电压与参考电压比较来改变各模块电流,根据不同锁定频率调整环路参数,大大缩短了锁定时间,同时利用四级差分环形振荡器和占空比调整电路的差分对称结构,降低了电路噪声。电路采用40 nm CMOS工艺实现,测试结果表明输出频率为1.0625 GHz^5 GHz,在最高时钟频率5 GHz下眼图质量良好,时钟抖动39.6 ps。 展开更多
关键词 锁相环 环形振荡器 宽频 低抖动
下载PDF
一种SerDes的高效集成可测试性设计
4
作者 胡曙凡 田泽 邵刚 《计算机技术与发展》 2015年第4期204-207,212,共5页
随着集成电路工作速度的提高以及特征尺寸的缩小,芯片设计和测试的费用越来越高。特别是进入深亚微米工艺以及超高集成度发展阶段以来,芯片的功能越来越强大,但也带来一系列设计和测试问题。测试和可测性设计的理论与技术已经成为VLSI... 随着集成电路工作速度的提高以及特征尺寸的缩小,芯片设计和测试的费用越来越高。特别是进入深亚微米工艺以及超高集成度发展阶段以来,芯片的功能越来越强大,但也带来一系列设计和测试问题。测试和可测性设计的理论与技术已经成为VLSI领域中的一个重要研究方向,它们在理论和实践中都有十分突出的价值。文中基于Ser Des的测试要求,为了解决相关参数的测试难题,提出了一种针对Ser Des的可测性设计方案。回环、测试码型产生、温度检测、模拟测试总线等功能的实现,将Ser Des参数的测试难度极大降低。这种方案结构简单,效率较高,具有很好的实用价值。 展开更多
关键词 可测性设计 回环 模拟测试总线 SERDES
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部