-
题名基于分布式模拟机制的片上网络硬件模拟系统
被引量：1
- 1
-
-
作者
彭毅
安虹
金旭
程亦超
迟孟贤
孙荪
-
机构
中国科学技术大学计算机科学与技术学院
-
出处
《计算机工程》
CAS
CSCD
北大核心
2016年第5期71-79,共9页
-
基金
国家自然科学基金资助项目(60970023)
国家"973"计划基金资助项目(2011CB302501)
+1 种基金
国家"863"计划基金资助项目(2012AA010902
2012AA010901)
-
文摘
针对基于现场可编程门阵列的DART模拟器可扩展性较差和模拟精度较低的问题,提出一种硬件友好的分布式模拟机制。该机制在模拟中采用隐式同步方法,以节点内计数器和节点间缓冲队列取代集中式控制器,将时序同步和计数任务交给每个节点自行处理,从而提高模拟速度。基于该机制,设计并实现片上网络硬件模拟系统。实验结果表明,该系统能达到与业界权威BookSim模拟器同级别的模拟精度,模拟速度可达BookSim模拟器的200倍,相比DART模拟器能获得21%的速度提升,并且具有较好的扩展性。
-
关键词
片上网络
分布式模拟
现场可编程门阵列
多核处理器
时钟精确
动态路障同步
-
Keywords
Network on Chip （ NoC ）
distributed simulation
Field Programmable Gate Array （FPGA）
multi-core processor
cycle-accurate
dynamic barrier synchronization
-
分类号
TP391
[自动化与计算机技术—计算机应用技术]
-
-
题名程序阶段性分析和阶段检测技术
- 2
-
-
作者
张海博
安虹
贺松涛
孙涛
王涛
彭毅
程亦超
-
机构
中国科学技术大学计算机科学与技术学院
-
出处
《计算机科学》
CSCD
北大核心
2015年第1期71-74,共4页
-
基金
国家自然科学基金(60970023)
国家973计划项目(2011CB302501)
+1 种基金
国家863计划项目(2012AA010902
2012AA010901)资助
-
文摘
对称多处理器的飞速发展和近年来提出的动态异构处理器(DHMP)为性能优化提供了新的机遇。一个机遇是找出程序每个阶段的性能瓶颈,提出了静态程序阶段分析方法,即通过分析结构参数和计算相似度矩阵来找出程序每个阶段的资源瓶颈;另一个机遇是给出动态异构处理器重构的时间节点,提出了DPDA和HTPD两种动态阶段检测算法,检测出阶段的变化能够为动态可重构处理器提供重构的时间节点。DPDA算法效果很好且软硬件实现代价小,而HTPD算法是目前为止第一个使用统计学方法进行动态检测阶段的算法。实验表明,与BBV相比,DPDA和HTPD能避免BBV离线、动态算法需添加额外硬件、结果与编译器相关等限制,并且阶段划分的稳定性和正确率与BBV相当。DPDA和HTPD算法由于本身不依赖额外硬件,因此都能直接在主流处理器和动态异构处理器(DHMP)中使用。
-
关键词
程序分析
程序阶段性
静态程序分析
阶段检测
-
Keywords
Program analysis
Program phase
Static program analysis
Phase detection
-
分类号
TP368.1
[自动化与计算机技术—计算机系统结构]
-
