期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到3篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种低复杂度的极低信噪比高动态信号载波粗捕获算法 被引量：15
1
作者 段瑞枫 刘荣科 +2 位作者 周游 王闰昕 侯毅 《航空学报》 EI CAS CSCD 北大核心 2013年第3期662-669,共8页
针对传统的时域匹配平均周期图算法计算复杂度高的问题,对极低信噪比高动态信号的载波粗捕获算法进行了研究,提出了一种改进的带有补零的频域移位平均周期图算法。该算法采用多速率频域移位运算简化了多支路多普勒变化率匹配,与原算法相... 针对传统的时域匹配平均周期图算法计算复杂度高的问题,对极低信噪比高动态信号的载波粗捕获算法进行了研究,提出了一种改进的带有补零的频域移位平均周期图算法。该算法采用多速率频域移位运算简化了多支路多普勒变化率匹配,与原算法相比,其计算复杂度降低倍数为匹配支路数与补零倍数之比,捕获性能几乎不损失。给出了算法中影响捕获性能与计算复杂度的关键参数设计方法。在信噪比(SNR)为-41dB(载噪比C/N0=18dBHz)、载波多普勒频偏为-300～300kHz、多普勒变化率为-800～800Hz/s、码速率为20bps条件下对两种算法进行了仿真,结果表明在基本满足后级载波跟踪需求条件下,即频偏精度均达±12Hz时,多普勒变化率精度均达±25Hz/s,捕获概率都在90%以上时,改进算法捕获时间比原算法增加了8%,计算复杂度降低了70%。 展开更多
关键词 极低信噪比 高动态 时域匹配 频域移位 频率估计 补零 计算复杂度
原文传递
一种串行结构的2,1,7卷积码维特比译码器的FPGA实现 被引量：3
2
作者 黄华柱 刘荣科 王闰昕 《遥测遥控》 2009年第3期54-58,共5页
卷积码在通信系统中得到了极为广泛的应用,其中约束长度K=7,码率为1/2的卷积码己经成为商业卫星通信系统中的标准编码方法。但是,目前的维特比译码器消耗的资源过多,制约了它的应用,因此迫切需要实现资源消耗少的维特比译码器。文中提... 卷积码在通信系统中得到了极为广泛的应用,其中约束长度K=7,码率为1/2的卷积码己经成为商业卫星通信系统中的标准编码方法。但是,目前的维特比译码器消耗的资源过多,制约了它的应用,因此迫切需要实现资源消耗少的维特比译码器。文中提出一种(2,1,7)卷积码维特比译码器的实现方案,该译码器采用串行结构的加/比/选模块,将加/比/选模块、最小路径判决和度量存储作为一个整体来设计,并采用两个存储器存储路径度量值,进行乒乓操作。这样设计的好处是一方面提高了速度,另一方面节省了资源。该译码器还对传统的回溯模块进行改良,与已有的串行结构的译码器相比,在速度相同的前提下,消耗的资源节省了80%。 展开更多
关键词 卷积码 维特比译码器 FPGA 串行
下载PDF
多码率串并Viterbi译码器优化设计
3
作者 王闰昕 刘荣科 赵岭 《中国空间科学技术》 EI CSCD 北大核心 2011年第3期56-61,70,共7页
为了降低Viterbi译码器的硬件复杂度,对其结构特点进行了研究。通过分析卷积码的特点,对支路度量单元进行了优化,使每次所计算的支路度量值从16个减少到4个。使用灵活快速的回溯算法实现了回溯参数可配置;用同一个硬件结构实现了对CCSD... 为了降低Viterbi译码器的硬件复杂度,对其结构特点进行了研究。通过分析卷积码的特点,对支路度量单元进行了优化,使每次所计算的支路度量值从16个减少到4个。使用灵活快速的回溯算法实现了回溯参数可配置;用同一个硬件结构实现了对CCSDS标准中的多码率删余卷积码的译码。优化结构与传统串并结构相比,译码速度相同,硬件资源可节省60%;与传统串行结构相比,硬件资源基本相同,译码速度达到了串行结构的8倍。 展开更多
关键词 卷积码 串并结构 多码率 维特比译码器 优化设计
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部