期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到2篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
0.5μm SOI CMOS器件和电路 被引量：1
1
作者 刘新宇 孙海峰 +1 位作者 海朝和 吴德馨 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第5期660-663,共4页
研究了 0 .5μm SOI CMOS器件和电路 ,开发出成套的 0 .5μm SOI CMOS工艺 .经过工艺投片 ,获得了性能良好的器件和电路 ,其中当工作电压为 3V时 ,0 .5μm 10 1级环振单级延迟为 42 ps.同时 ,对部分耗尽 SOI器件特性 ,如“浮体”效应、... 研究了 0 .5μm SOI CMOS器件和电路 ,开发出成套的 0 .5μm SOI CMOS工艺 .经过工艺投片 ,获得了性能良好的器件和电路 ,其中当工作电压为 3V时 ,0 .5μm 10 1级环振单级延迟为 42 ps.同时 ,对部分耗尽 SOI器件特性 ,如“浮体”效应、“kink” 展开更多
关键词 “浮体”效应 反常亚阈值特性 SOI CMOS器件
下载PDF
高速全耗尽CMOS/SOI 2000门门海阵列
2
作者 刘新宇 孙海峰 +2 位作者 海朝和 刘忠立 吴德馨 《电子学报》 EI CAS CSCD 北大核心 2001年第8期1129-1131,共3页
本文对全耗尽CMOS/SOI 2 0 0 0门门海进行了研究 ,阵列采用宏单元结构 ,每个宏单元包括 2× 8个基本单元和 8条布线通道 ,其尺寸为 :92 μm× 86 μm .2 0 0 0门门海阵列采用 0 8μm全耗尽工艺 ,实现了 10 1级环形振荡器和 4～... 本文对全耗尽CMOS/SOI 2 0 0 0门门海进行了研究 ,阵列采用宏单元结构 ,每个宏单元包括 2× 8个基本单元和 8条布线通道 ,其尺寸为 :92 μm× 86 μm .2 0 0 0门门海阵列采用 0 8μm全耗尽工艺 ,实现了 10 1级环形振荡器和 4～ 12 8级分频器电路 ,在工作电压为 5V时 ,0 8μm全耗尽CMOS/SOI 10 1级环振的单级延迟为 展开更多
关键词 门海阵列 薄膜全耗尽SOI CMOS SOI 集成电路
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部