期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到262篇文章
< 1 2 … 14 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于交替与连续长度码的有效测试数据压缩和解压 被引量：70
1
作者 梁华国 蒋翠云 《计算机学报》 EI CSCD 北大核心 2004年第4期548-554,共7页
提出了新一类的变 -变长度压缩码 ,称之为交替与连续长度码 .该文在测试序列中直接编码连续的“0”和“1”以及交替变化位的长度 ,压缩一个预先计算的测试集 ,无需像其它文章中受限制仅仅编码连续的“0” .这种交替与连续长度码由两部... 提出了新一类的变 -变长度压缩码 ,称之为交替与连续长度码 .该文在测试序列中直接编码连续的“0”和“1”以及交替变化位的长度 ,压缩一个预先计算的测试集 ,无需像其它文章中受限制仅仅编码连续的“0” .这种交替与连续长度码由两部分组成 ,即交替和连续部分 .它的解压体系结构是一个简单的有限状态机并且不需要一个分离的循环扫描移位寄存器 .试验结果显示 ,这种编码能够有效地压缩测试数据 ,并且更优于Golomb和FDR码对输入数据流中的变化压缩 . 展开更多
关键词 测试集编码 变-变长度码 数据压缩 数据解压 内建自测试
下载PDF
一种基于折叠计数器重新播种的确定自测试方案 被引量：44
2
作者 梁华国 聚贝勒.海伦布昂特 汉斯-耶西姆.冯特利希 《计算机研究与发展》 EI CSCD 北大核心 2001年第8期931-938,共8页
提出了一种基于扫描自测试的确定与混合模式新方案 ,这种方案依赖于一个新型的模式生成器 ,它主要配备一个可编程的约翰逊计数器 ,称之为折叠计数器 .这种新技术首先使用一个小的线性反馈移位寄存器(L FSR) ,生成伪随机测试模式测试容... 提出了一种基于扫描自测试的确定与混合模式新方案 ,这种方案依赖于一个新型的模式生成器 ,它主要配备一个可编程的约翰逊计数器 ,称之为折叠计数器 .这种新技术首先使用一个小的线性反馈移位寄存器(L FSR) ,生成伪随机测试模式测试容易测试的故障 ,并且获得一个硬故障测试立方集 T;其次采用经典的输入精简技术 ,集合 T的测试立方宽度可以被压缩 ;最终为了能够找出合理的小数目折叠计数器种子 ,来生成这个确定的测试立方集 T,给出了其理论背景和实用算法 .试验结果表明 ,这个所建议的方案与先前所公布的基于线性反馈移位寄存器和约翰逊计数器的重新播种方法相比 ,具有非常出色的结果 .因此它提供了一种有效的。 展开更多
关键词 自测试 折叠计数器 伪随机测试 集成电路
下载PDF
使用双重种子压缩的混合模式自测试 被引量：38
3
作者 梁华国 蒋翠云 《计算机研究与发展》 EI CSCD 北大核心 2004年第1期214-220,共7页
提出了一种基于扫描混合模式的内建自测试的新颖结构 为了减少确定测试模式的存储需求 ,它依赖一个双重种子压缩方案 ,采用编码折叠计数器种子作为一个LFSR种子 ,压缩确定测试立方体的个数以及它的宽度 这种建议的内建自测试结构是完... 提出了一种基于扫描混合模式的内建自测试的新颖结构 为了减少确定测试模式的存储需求 ,它依赖一个双重种子压缩方案 ,采用编码折叠计数器种子作为一个LFSR种子 ,压缩确定测试立方体的个数以及它的宽度 这种建议的内建自测试结构是完全相容于标准的扫描设计 ,简单而具有柔性 ,并且多个逻辑芯核可以共享 实验结果表明 ,这种建议的方案比先前所公布方法需要更少的测试数据存储 。 展开更多
关键词 内建自测试 确定的内建自测试 存储与生成方案 测试数据压缩
下载PDF
基于2D Mesh的NoC路由算法设计与仿真 被引量：27
4
作者 欧阳一鸣 董少周 梁华国 《计算机工程》 CAS CSCD 北大核心 2009年第22期227-229,235,共4页
在研究Turn Model模型的基础上,提出一种基于2D Mesh结构的XY-YX路由算法,是一种确定性的无死锁的最短路径路由算法。给出无死锁的证明,通过片上网络(NoC)模拟仿真实验平台NIRGAM,将该算法在一个4×4的2D Mesh网络中进行仿真。
关键词 片上网络 路由算法 死锁 仿真
下载PDF
混合定变长码的测试数据压缩方案 被引量：18
5
作者 詹文法 梁华国 +1 位作者 时峰 黄正峰 《计算机学报》 EI CSCD 北大核心 2008年第10期1826-1834,共9页
文章提出了一种混合定变长码的测试数据压缩方案,该方案可以有效压缩芯片测试数据量.此压缩方案将代码字拆分为固定长度的首部和可变长度的尾部两部分.首部固定使解压过程简单,硬件开销小;尾部可变使编码灵活.同时采用了将尾部最高位隐... 文章提出了一种混合定变长码的测试数据压缩方案,该方案可以有效压缩芯片测试数据量.此压缩方案将代码字拆分为固定长度的首部和可变长度的尾部两部分.首部固定使解压过程简单,硬件开销小;尾部可变使编码灵活.同时采用了将尾部最高位隐藏的方法来进一步提高压缩率,还使用了特殊的计数器来进一步简单化解压电路.对ISCAS89部分标准电路的实验结果显示,文中提出的方案在压缩效率和解压结构方面都明显优于同类压缩方法,如Golomb码、FDR码、VIHC码、v9C码等. 展开更多
关键词 测试数据压缩 编码 内建自测试 定长码 变长码
下载PDF
一种选择折叠计数状态转移的BIST方案 被引量：12
6
作者 梁华国 方祥圣 +2 位作者 蒋翠云 欧阳一鸣 易茂祥 《计算机研究与发展》 EI CSCD 北大核心 2006年第2期343-349,共7页
提出了一种选择折叠计数状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过选定的存储折叠距离来控制确定的测试模式生成,使得产生的测试模式集与原测试集相等·既解决了测试集的压缩,又克服了... 提出了一种选择折叠计数状态转移的BIST方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过选定的存储折叠距离来控制确定的测试模式生成,使得产生的测试模式集与原测试集相等·既解决了测试集的压缩,又克服了不同种子所生成的测试模式之间的重叠、冗余·实验结果证明,建议的方案不仅具有较高的测试数据压缩率,而且能够非常有效地减少测试应用时间,平均测试应用时间仅仅是类似方案的4%· 展开更多
关键词 内建自测试 折叠计数器 测试数据压缩
下载PDF
约束输入精简的多扫描链BIST方案 被引量：15
7
作者 梁华国 刘军 +2 位作者 蒋翠云 欧阳一鸣 易茂祥 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2007年第3期371-375,共5页
运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一起,充分地发挥了各种方法在压缩测试数据方面的优势.与国际上同类方法相比,该方案需要的测试数据存储容... 运用有约束的输入精简、LFSR编码与折叠计数器技术,实现了对确定性测试集的压缩与生成.其主要优点是将多种测试方法有机地结合在一起,充分地发挥了各种方法在压缩测试数据方面的优势.与国际上同类方法相比,该方案需要的测试数据存储容量更少,测试应用时间明显缩短,总体性能得到提升;并且能够很好地适应于传统的EDA设计流. 展开更多
关键词 内建自测试 输入精简 线性反馈移位寄存器 折叠计数器 多扫描链 测试数据压缩
下载PDF
一种混合定变长虚拟块游程编码的测试数据压缩方案 被引量：16
8
作者 詹文法 梁华国 +1 位作者 时峰 黄正峰 《电子学报》 EI CAS CSCD 北大核心 2009年第8期1837-1841,共5页
文章提出了一种混合定变长虚拟块游程编码的测试数据压缩方案,该方案将测试向量级联后分块,首先在块内找一位或最大一位表示,再对块内不能一位表示的剩下位进行游程编码,这样减少了游程编码的数据量,从而突破了传统游程编码方法受原始... 文章提出了一种混合定变长虚拟块游程编码的测试数据压缩方案,该方案将测试向量级联后分块,首先在块内找一位或最大一位表示,再对块内不能一位表示的剩下位进行游程编码,这样减少了游程编码的数据量,从而突破了传统游程编码方法受原始测试数据量的限制.对ISCAS 89部分标准电路的实验结果显示,本文提出的方案在压缩效率明显优于类似的压缩方法,如Golomb码、FDR码、VIHC码、v9C码等. 展开更多
关键词 测试数据压缩 编码 定长码 变长码
下载PDF
三维片上网络故障及拥塞感知的容错路由器设计 被引量：15
9
作者 欧阳一鸣 张一栋 +1 位作者 梁华国 黄正峰 《电子学报》 EI CAS CSCD 北大核心 2013年第5期912-917,共6页
三维片上网络中路由器的输入端口和交叉开关出现故障,将严重影响整个网络的性能,因此文章提出了一种故障及拥塞感知的容错路由器.通过增加一个冗余的输入端口和旁路总线,不仅能实现对输入端口和交叉开关容错的目的,而且还能在没有端口... 三维片上网络中路由器的输入端口和交叉开关出现故障,将严重影响整个网络的性能,因此文章提出了一种故障及拥塞感知的容错路由器.通过增加一个冗余的输入端口和旁路总线,不仅能实现对输入端口和交叉开关容错的目的,而且还能在没有端口故障的情况下使用冗余端口有效地解决拥塞问题.实验表明此容错机制能够使得网络在故障路由器多、拥塞严重的情况下,仍然保持良好的性能. 展开更多
关键词 三维片上网络 故障 拥塞 容错路由器 旁路机制
下载PDF
基于部分游程翻转的SoC测试数据压缩 被引量：14
10
作者 欧阳一鸣 邹宝升 +1 位作者 梁华国 黄喜娥 《电子测量与仪器学报》 CSCD 2010年第1期23-28,共6页
提出一种基于变长输入Huffman编码的SoC测试数据压缩方法,在测试序列中直接对连续的"0"游程和"1"游程进行编码。通过部分游程翻转的方法,使用单独的码字对翻转操作进行标识,使得长度相等的"0"和"1&q... 提出一种基于变长输入Huffman编码的SoC测试数据压缩方法,在测试序列中直接对连续的"0"游程和"1"游程进行编码。通过部分游程翻转的方法,使用单独的码字对翻转操作进行标识,使得长度相等的"0"和"1"游程共用一个码字,从而减少了短游程的数目。它的解压体系结构由一个Huffman解码器和控制生成单元(CUT)组成,且不需要循环扫描移位寄存器。实验结果表明,这种方法能够有效的压缩测试数据。 展开更多
关键词 压缩/解压 变长输入Huffman编码 翻转
下载PDF
一种3D堆叠集成电路中间绑定测试时间优化方案 被引量：14
11
作者 常郝 梁华国 +2 位作者 蒋翠云 欧阳一鸣 徐辉 《电子学报》 EI CAS CSCD 北大核心 2015年第2期393-398,共6页
中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考... 中间绑定测试能够更早地检测出3D堆叠集成电路绑定过程引入的缺陷,但导致测试时间和测试功耗剧增.考虑测试TSV、测试管脚和测试功耗等约束条件,采用整数线性规划方法在不同的堆叠布局下优化中间绑定测试时间.与仅考虑绑定后测试不同,考虑中间绑定测试时,菱形结构和倒金字塔结构比金字塔结构测试时间分别减少4.39%和40.72%,测试TSV增加11.84%和52.24%,测试管脚减少10.87%和7.25%.在测试功耗约束下,金字塔结构的测试时间增加10.07%,而菱形结构和倒金字塔结构测试时间只增加4.34%和2.65%.实验结果表明,菱形结构和倒金字塔结构比金字塔结构更具优势. 展开更多
关键词 三维堆叠集成电路 中间绑定测试 硅通孔 测试访问机制 整数线性规划
下载PDF
基于部分测试向量切分的LFSR重新播种方法 被引量：9
12
作者 李扬 梁华国 +1 位作者 刘军 胡志国 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2007年第3期361-365,共5页
提出一种测试码压缩方法,首先切分测试集中含确定位较多的难以编码的测试向量,然后与未被切分的测试向量共同组成新的测试集,并将新测试集编码成线性反馈移位寄存器(LFSR)种子,从而实现测试数据压缩.该方法提高了LFSR的编码效率,取得了... 提出一种测试码压缩方法,首先切分测试集中含确定位较多的难以编码的测试向量,然后与未被切分的测试向量共同组成新的测试集,并将新测试集编码成线性反馈移位寄存器(LFSR)种子,从而实现测试数据压缩.该方法提高了LFSR的编码效率,取得了稍优于混合码的压缩率.与混合码复杂的解压结构相比,在硬件开销上具有明显的优势,仅需一个LFSR和简单的控制电路,且通信协议简单. 展开更多
关键词 线性反馈移位寄存器 测试数据压缩 混合码
下载PDF
一种基于电力线的现场总线设计与仿真 被引量：14
13
作者 易茂祥 陶金 +3 位作者 吴友杰 吴格 余成林 梁华国 《电子测量与仪器学报》 CSCD 北大核心 2015年第2期258-264,共7页
针对国内建筑电气监控领域缺乏自主知识产权的现场总线技术,开发一种基于电力线的局域监控网络总线。总线由三根常规电力线构成,即火线、零线和数据线。火线与零线提供电源,而数据线共享零线为参考地,采用+/-30V的逻辑电平实现数据通信... 针对国内建筑电气监控领域缺乏自主知识产权的现场总线技术,开发一种基于电力线的局域监控网络总线。总线由三根常规电力线构成,即火线、零线和数据线。火线与零线提供电源,而数据线共享零线为参考地,采用+/-30V的逻辑电平实现数据通信传输。基于电力传输线参数,建立总线驱动接口电路模型,对不同通信距离和节点数量下总线驱动性能进行仿真。结果表明,在通信波特率9 600 bit/s,距离1 000 m和250个节点应用条件下,总线电平信号跳变边沿约为数据位宽的10%,而接口转换得到的CMOS电平输入信号的完整性良好。总线结构简单,布线方便,可广泛用于智能建筑等领域,构建电气局域监控网络。 展开更多
关键词 局域监控网络 电力线 现场总线 驱动接口
下载PDF
一种基于变长数据块相关性统计的测试数据压缩和解压方法 被引量：12
14
作者 欧阳一鸣 成丽丽 梁华国 《电子学报》 EI CAS CSCD 北大核心 2008年第2期298-302,共5页
为了解决系统芯片(SoC)测试过程中自动测试设备(ATE)在存储空间以及带宽等方面所面临的问题,本文提出了一种新的基于变长数据块相关性统计的测试数据压缩和解压方法.以测试向量为单位,先用算法确定一个具有最好相关性的数据块作为该向... 为了解决系统芯片(SoC)测试过程中自动测试设备(ATE)在存储空间以及带宽等方面所面临的问题,本文提出了一种新的基于变长数据块相关性统计的测试数据压缩和解压方法.以测试向量为单位,先用算法确定一个具有最好相关性的数据块作为该向量的参考数据块,再利用它与该向量中数据块的相关性进行压缩.且每个向量的参考数据块长度相互独立.其解压结构只需要一个有限状态机(FSM)、一个5位暂存器和一个与参考数据块等长的循环扫描移位寄存器(CSR)即可,硬件开销小,对ISCAS-89标准电路Mintest集的压缩结果表明,本文提出方案较同类编码方法有更高的压缩效率. 展开更多
关键词 数据块相关性 统计 参考数据块 数据压缩
下载PDF
一种缓解NBTI效应引起电路老化的门替换方法 被引量：12
15
作者 梁华国 陶志勇 李扬 《电子测量与仪器学报》 CSCD 2013年第11期1011-1017,共7页
45 nm工艺下,负偏置温度不稳定性(negative bias temperature instability,NBTI)效应是限制电路的性能的首要因素。为了缓解NBTI效应引起的电路老化,提出了1个基于门替换方法的设计流程框架和门替换算法。首先利用已有的电路老化分析框... 45 nm工艺下,负偏置温度不稳定性(negative bias temperature instability,NBTI)效应是限制电路的性能的首要因素。为了缓解NBTI效应引起的电路老化,提出了1个基于门替换方法的设计流程框架和门替换算法。首先利用已有的电路老化分析框架来预测集成电路在其服务生命期内的最大老化,然后以门的权值作为指标来识别关键门,最后采用门替换算法对电路中的部分门进行替换。基于ISCAS85基准电路和45 nm晶体管工艺的试验结果表明,相对于已有的方法,采用文中的门替换方法,使得NBTI效应引起的电路老化程度平均被缓解了9.11%,有效地解决了控制输入向量(input vector control,IVC)方法不适用于大电路问题。 展开更多
关键词 负偏置温度不稳定性 门替换 电路老化
下载PDF
一种三维SoCs绑定前的测试时间优化方法 被引量：12
16
作者 欧阳一鸣 刘蓓 梁华国 《电子测量与仪器学报》 CSCD 2011年第2期164-169,共6页
提出了一种在引脚和功耗限制下3D SoCs的绑定前测试方法。对IP核细粒度划分,将每个IP核的触发器数均衡分布到各层芯片上,利用TSV进行互连,设计出一种新颖的三维结构的测试外壳扫描链,同时在功耗和引脚限制下对IP核进行测试调度。实验结... 提出了一种在引脚和功耗限制下3D SoCs的绑定前测试方法。对IP核细粒度划分,将每个IP核的触发器数均衡分布到各层芯片上,利用TSV进行互连,设计出一种新颖的三维结构的测试外壳扫描链,同时在功耗和引脚限制下对IP核进行测试调度。实验结果表明,该方法使得芯片的测试时间获得大幅度降低的同时对功耗的需求很小。 展开更多
关键词 三维片上系统 三维扫描链设计 测试调度 测试时间
下载PDF
面向非全互连3D NoC可靠通信的分布式路由算法 被引量：11
17
作者 欧阳一鸣 韩倩倩 +2 位作者 梁华国 黄正峰 汪秀敏 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2014年第3期502-510,共9页
针对非全互连三维片上网络架构中存在的硅通孔(TSV)寻找困难和可能产生层间IP核隔离等问题,提出一种分布式容错路由算法.通过在每个路由器中添加TSV上/下表,可使层间通信数据包在发送前找出最优TSV的地址,保证层间IP核的有效通信和数据... 针对非全互连三维片上网络架构中存在的硅通孔(TSV)寻找困难和可能产生层间IP核隔离等问题,提出一种分布式容错路由算法.通过在每个路由器中添加TSV上/下表,可使层间通信数据包在发送前找出最优TSV的地址,保证层间IP核的有效通信和数据包的最短路径传输.若数据包到达非目的层,则在TSV上/下表中找出最优TSV的地址后继续传输;若是到达目的层,则使用文中提出的平面容错路由算法找到目的节点.实验结果表明,在均匀流量模式下网络故障率达到25%时,该算法仍与无网络故障的传统XYZ算法性能相近,且在网络无故障时的延时及吞吐率均优于参考对象. 展开更多
关键词 非全互连3D架构 区域划分 可靠通信 容错路由
下载PDF
功耗限制下的NoC测试端口的优化选择方法 被引量：10
18
作者 欧阳一鸣 冯伟 梁华国 《计算机应用》 CSCD 北大核心 2008年第4期1026-1028,1031,共4页
提出了一种NoC测试端口位置和数量的优化选取的方法,它在系统功耗限制的条件下,确定input/output端口的对数,以所有核测试路径总和最短为目标,优化选取NoC测试端口的最佳位置。本方案在测试功耗不超过系统允许的最大功耗条件下,最大限... 提出了一种NoC测试端口位置和数量的优化选取的方法,它在系统功耗限制的条件下,确定input/output端口的对数,以所有核测试路径总和最短为目标,优化选取NoC测试端口的最佳位置。本方案在测试功耗不超过系统允许的最大功耗条件下,最大限度地选取测试端口的对数来进行并行测试,从而能高效地完成对核的测试,同时又能有效地避免因测试带来的器件损坏。实验结果表明这种方法提高了测试效率,降低了NoC的总体测试代价。 展开更多
关键词 片上系统 片上网络 测试访问机制
下载PDF
一种故障通道隔离的低开销容错路由器设计 被引量：11
19
作者 欧阳一鸣 陈义军 +2 位作者 梁华国 易茂祥 李建华 《电子学报》 EI CAS CSCD 北大核心 2014年第11期2142-2149,共8页
片上网络中路由器发生故障势必会影响整个网络的性能,过大的容错开销也会给网络带来很大的负担.对此,本文提出了一种故障通道隔离的低开销容错路由器架构,该路由器通过减少不必要的交叉开关及合理优化各个端口VC的数目来减小路由器整体... 片上网络中路由器发生故障势必会影响整个网络的性能,过大的容错开销也会给网络带来很大的负担.对此,本文提出了一种故障通道隔离的低开销容错路由器架构,该路由器通过减少不必要的交叉开关及合理优化各个端口VC的数目来减小路由器整体开销,同时增加一个冗余通道来达到对路由器容错的目的.当路由器中某个通道发生故障时,通道隔离检测方法使路由器能够在检测故障类型的同时进行数据传输,带回收指针的重传buffer将会进一步减少整个容错结构的开销.实验结果表明在无故障情况下本文设计的路由器较传统路由器平均延时降低45%左右,最大吞吐率提高28%左右,面积开销仅仅增加了18.24%.在故障存在的情况下,本文方案也显现出很大的优越性,能够达到很好的容错效果. 展开更多
关键词 片上网络 路由器故障 容错 故障通道隔离
下载PDF
基于时-空冗余的集成电路老化失效防护方法 被引量：10
20
作者 严鲁明 梁华国 黄正峰 《电子测量与仪器学报》 CSCD 2013年第1期38-44,共7页
集成电路工艺水平进入深亚微米时代后,电路老化效应已成为威胁电路可靠性的新挑战。对电路老化导致的电路失效防护问题进行研究,提出了一种基于时-空冗余技术的失效防护方法。该方法根据老化的行为特征,通过冗余的时序单元对数据路径进... 集成电路工艺水平进入深亚微米时代后,电路老化效应已成为威胁电路可靠性的新挑战。对电路老化导致的电路失效防护问题进行研究,提出了一种基于时-空冗余技术的失效防护方法。该方法根据老化的行为特征,通过冗余的时序单元对数据路径进行加固,并采用多时钟技术控制时序单元的采样过程。当电路出现因老化导致的时序错误时,通过冗余时序单元的二次采样纠正电路错误信号;同时,统一调整电路的时钟相位,保证每条数据路径都满足时序要求,防止电路失效的发生。方法在ISCAS'89基准电路中进行了测试。实验数据表明:在冗余时钟相位差达到时钟周期的20%时,该方法可以有效的将电路的平均故障间隔时间(MTTF)提高1倍以上。 展开更多
关键词 电路老化 失效防护 时-空冗余 可靠性
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 14 下一页 到第 页
使用帮助 返回顶部