期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
基于40nm CMOS工艺的DAC IP核物理与时序建模 被引量:2
1
作者 王东 陈岚 +1 位作者 冯燕 《微电子学与计算机》 CSCD 北大核心 2015年第2期56-59,64,共5页
基于40nm CMOS工艺,分析了DAC模块转化为IP核时所需生成的必要信息,概述了DAC IP核可复用模型的主要特点。对DAC IP核的物理与时序信息进行建模,得到了DAC IP核的物理模型和时序模型,组成了DAC IP核的数据文件交付项。提取得到的IP核模... 基于40nm CMOS工艺,分析了DAC模块转化为IP核时所需生成的必要信息,概述了DAC IP核可复用模型的主要特点。对DAC IP核的物理与时序信息进行建模,得到了DAC IP核的物理模型和时序模型,组成了DAC IP核的数据文件交付项。提取得到的IP核模型保护了IP核的设计信息,可满足布局布线、时序分析等基本应用要求. 展开更多
关键词 DAC IP核 物理模型 时序模型
下载PDF
基于Sigma-Delta调制技术的片内正弦激励生成方法
2
作者 彭智聪 陈岚 +1 位作者 冯燕 《微电子学与计算机》 CSCD 北大核心 2015年第11期137-141,共5页
针对模拟混合信号ADC的内建自测试,研究了基于Sigma-Delta调制技术的片内正弦激励生成方法,着重对该方法软件部分的实现进行了阐述.通过设计Sigma-Delta调制器,并对输出的比特流特性进行分析,提出了满足信噪比要求的最短比特流长度选择... 针对模拟混合信号ADC的内建自测试,研究了基于Sigma-Delta调制技术的片内正弦激励生成方法,着重对该方法软件部分的实现进行了阐述.通过设计Sigma-Delta调制器,并对输出的比特流特性进行分析,提出了满足信噪比要求的最短比特流长度选择方法,以及在该长度下的比特流序列优化方法.以12位待测ADC为例,采用该方法生成了最优比特流序列,满足了信噪比的设计要求,验证了方法的可行性. 展开更多
关键词 内建自测试 正弦激励生成 比特流 Sigma-Detla调制 相干采样
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部