期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
基于Simulink的Buck型DC-DC变换器的建模与仿真 被引量:8
1
作者 邹耀 鲍嘉明 +1 位作者 陈亮 奇伟 《电子设计工程》 2019年第21期151-155,共5页
DC-DC变换器是所有开关变换器的基础和核心。其中,Buck变换器是最典型的电路结构,对它进行建模仿真,能对其它电路结构的建模仿真有较大的参考意义。文中运用了电路分析法和Simpower法对主电路进行建模仿真,再通过开关元件平均法建立主... DC-DC变换器是所有开关变换器的基础和核心。其中,Buck变换器是最典型的电路结构,对它进行建模仿真,能对其它电路结构的建模仿真有较大的参考意义。文中运用了电路分析法和Simpower法对主电路进行建模仿真,再通过开关元件平均法建立主电路的传递函数;对控制环路中模块进行建模并推导其传递函数,用Simulink仿真,得到未补偿时的波特图,根据未补偿时的波特图设计补偿网络,得到补偿后的波特图。最后用Simulink建立开环和闭环系统的仿真模型,对比波形得到闭环系统的动态性能得到提高。 展开更多
关键词 BUCK变换器 传递函数 电压模式控制 SIMULINK仿真
下载PDF
一种新型高速CMOS全差分运算放大器设计 被引量:4
2
作者 奇伟 张正平 《现代电子技术》 2012年第4期166-168,172,共4页
设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性。设计基于SMIC 0.25μm CMOS标准工艺模型,在Cadence环... 设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器。该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性。设计基于SMIC 0.25μm CMOS标准工艺模型,在Cadence环境下对电路进行了Spectre仿真。在2.5V单电源电压下,驱动0.5pF负载时,开环增益为71.1dB,单位增益带宽为303MHz,相位裕度为52°,转换速率高达368.7V/μs,建立时间为12.4ns。 展开更多
关键词 高速运算放大器 全差分 折叠式共源共栅 共模反馈
下载PDF
一种带有增益提高技术的高速CMOS运算放大器设计
3
作者 奇伟 陆安江 张正平 《电子设计工程》 2012年第10期1-4,共4页
设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线(Pipelined)ADC的运... 设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线(Pipelined)ADC的运放。设计基于SMIC 0.25μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885 V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。 展开更多
关键词 运算放大器 折叠式共源共栅 高速度 增益提高 三支路电流基准
下载PDF
基于SiGe BiCMOS工艺近红外光电探测器的研制
4
作者 奇伟 毛陆虹 谢生 《光通信技术》 北大核心 2015年第8期1-4,共4页
基于IBM 7WL标准0.18μm SiGe BiCMOS工艺设计了两款近红外光电探测器——PIN光电探测器和异质结光电晶体管,利用器件仿真工具ATLAS对因主要工艺参数的变化导致其性能的影响进行了具体分析,并流片实现,芯片面积均为50μm×50μm。... 基于IBM 7WL标准0.18μm SiGe BiCMOS工艺设计了两款近红外光电探测器——PIN光电探测器和异质结光电晶体管,利用器件仿真工具ATLAS对因主要工艺参数的变化导致其性能的影响进行了具体分析,并流片实现,芯片面积均为50μm×50μm。测试结果表明,在850nm入射波长及3.3V的反偏电压条件下,PIN光电探测器及光电晶体管的响应度可分别达到0.01A/W和0.4A/W。 展开更多
关键词 标准SiGe BICMOS工艺 PIN光电探测器 光电晶体管
下载PDF
基于ARM + DSP的异构平台优化加速算法
5
作者 奇伟 晋高成 李丕丁 《建模与仿真》 2023年第3期2318-2329,共12页
OpenCL编程模型应用于ARM + DSP异构多核平台存在核心利用率低、开发效率低等问题。本文基于AM5728异构开发平台,对OpenCL异构编程模型进行研究,提出了异构多核计算动态优化加速算法。分析了动态优化加速算法中的最优分配比例算法和数... OpenCL编程模型应用于ARM + DSP异构多核平台存在核心利用率低、开发效率低等问题。本文基于AM5728异构开发平台,对OpenCL异构编程模型进行研究,提出了异构多核计算动态优化加速算法。分析了动态优化加速算法中的最优分配比例算法和数据划分原则,动态算法会根据运行情况动态调整相应参数。完成了测试系统的设计,对异构计算加速算法的相关参数进行测量,展示了Sobel算法、奇异值分解算法(SVD)分别采用计算加速驱动的结果和OpenCL异构编程模型的结果,分析两种不同方式下算法完成时间情况。测试结果表明优化加速算法使得Sobel算法执行时间降低至原执行时间的72.2%,SVD算法执行时间降低至原执行时间的80.2%。 展开更多
关键词 加速算法 异构平台 SVD算法 数据划分 异构计算 奇异值分解算法 编程模型 计算加速
下载PDF
Novel pre-equalization transimpedance amplifier for 10 Gb/s optical interconnects 被引量:1
6
作者 奇伟 毛陆虹 +1 位作者 谢生 康玉琢 《Journal of Semiconductors》 EI CAS CSCD 2015年第7期114-118,共5页
This paper presents a modified regulated cascode (RGC) transimpedance amplifier (TIA) with a novel pre-equalized technique. The pre-equalized circuit employed the broadband series inductive Jr-network and Gin- boo... This paper presents a modified regulated cascode (RGC) transimpedance amplifier (TIA) with a novel pre-equalized technique. The pre-equalized circuit employed the broadband series inductive Jr-network and Gin- boosting technique. The introduction of this technique compensates the transferred signal at the input port of the TIA without an increase in power dissipation. Furthermore, a novel miller capacitance degeneration method is designed in the gain stage for further bandwidth improvement. The TIA is realized in UMC 0.18 μm CMOS technology and tested with an on-chip 0.3 pF capacitor to emulate a photodetector (PD). The measured transimpedance gain amounts to 57 dBf2 with a -3 dB bandwidth of about 8.2 GHz and consumes only 22 mW power from a single 1.8 V supply. 展开更多
关键词 pre-equalized Gm-boosting series inductive re-network miller capacitance degeneration
原文传递
Realization of a tunable analog predistorter using parallel combination technique for laser driver applications
7
作者 奇伟 Mao Luhong +1 位作者 Xie Sheng Zhang Shilin 《High Technology Letters》 EI CAS 2015年第1期90-95,共6页
This paper describes a new approach for designing analog predistorters that can compensate for the nonlinear distortion of laser drivers in a radio-over-fiber (RoF) system. In contrast to previous works, this paper ... This paper describes a new approach for designing analog predistorters that can compensate for the nonlinear distortion of laser drivers in a radio-over-fiber (RoF) system. In contrast to previous works, this paper analyzes the transfer characteristics of CMOS transistors, by combining parallel currents of CMOS transistors in various W/L and negative bias voltages to realize the tunable analog predistortion function. The circuit is fabricated by a standard 0.18txm CMOS technology. The core circuit current consumption is only 15mA and the entire driver circuit works in a band-pass from 1 - 2.2GHz. Experimental results of two-tone tests have shown that with an analog predistortoer the IIP3 of the laser driver circuit has an improvement of 4.91 dB. 展开更多
关键词 radio-over-fiber (RoF) nonlinear analog predistorter parallel combination MOS transistor
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部